单片机2-1

2020年2月25日7时19分第二章89C51单片机硬件结构和原理（MCS-51系列）绪MCS-51是Intel公司生产的一种单片机系列，于1980年推出。是8位单片机。intel8051应用非常广泛。很多公司生产以8051为内核的单片机。51系列的单片机芯片型号很多。绪它们的基本组成、基本性能和指令系统都是相同的。主要差别在存储器上。51子系列80518031875180C5180C3187C5189C5152子系列80528032875280C5280C3287C5289C52绪ROM形式片内ROM/B片内RAM/BI/O中断源/个片内ROM片内EPROM外接EPROM寻址范围/B计数器/个并行口/个串行口/个8051875180314K1282×64K2×16b4×8b1580C51•87C5180C314K1282×64K2×16b4×8b158052875280328K2562×64K3×16b4×8b1680C55287C55280C5328K2562×64K3×16b6×8b215绪80XXX掩膜ROM87XXXEPROM89XXXFlashROMC低功耗CMOS§2.189C51(MCS-51)单片机的结构§2.289C51(MCS-51)单片机引脚及其功能§2.389C51(MCS-51)存储器配置§2.489C51(MCS-51)CPU时序§2.5复位及复位电路§2.6输出/输入端口结构第二章89C51单片机结构和原理§2.789C51的底功耗工作方式§2.189C51(MCS-51)单片机的结构一、89C51(MCS-51)单片机的基本组成二、89C51(MCS-51)单片机内部结构一、89C51(MCS-51)单片机的基本组成89C51单片机的基本结构框图：89C51单片机结构框图89C51CPU振荡器和时序OSC64KB总线扩展控制器数据存储器256BRAM/SFR2×16位定时器/计数器可编程I/O程序存储器4KBFlashROM可编程全双工串行口外中断内中断控制并行口P0,P1,P2,P3串行通信外部时钟源外部事件计数①一个8位的微处理器(CPU)。②片内数据存储器RAM/SFR，用以存放可以读/写的数据，如运算的中间结果、最终结果以及欲显示的数据等。③片内程序存储器FlashROM，用以存放程序、一些原始数据和表格。（有些单片机内部不带ROM/EPROM/Flash，如8031,8032,80C31等）89C51单片机主要包括：④四个8位并行I/0接口PO～P3，每个口既可以用作输入，也可以用作输出。⑤两个16位定时器/计数器，每个定时器/计数器都可以设置成计数方式，用以对外部事件进行计数，也可以设置成定时方式，并可以根据计数或定时的结果实现计算机控制。⑥五个中断源、两个中断优先级的中断控制系统。⑦一个全双工UART(通用异步接收发送器)的串行I/0口，用于实现单片机之间或单片机与微机之间的串行通信。⑧片内振荡器和时钟产生电路，但石英晶体和微调电容需要外接。最高允许振荡颇率为24MHz⑨可寻址64KB外部数据、程序存储器空间。21个特殊功能寄存器。⑩有空闲及掉电工作方式。以上各个部分通过内部数据总线相连接。89C51空闲工作方式时：CPU停止工作RAM、定时器/计数器、串行口和中断系统继续工作。电流下降到正常工作时的15%左右。89C51掉电工作方式时：片内振荡器停止工作，一且功能都暂停，只保存片内RAM中的内容，直到下一次硬件复位为止。电流下降到15uA以下，最小可降到0.6uA。二、89C51(MCS-51)单片机的内部结构（一）内部结构图（二）主要组成部分功能（一）内部结构图•一个完整的计算机由中央处理单元（CPU）、存储器（ROM及RAM）和I/O接口组成。•CPU是单片机的核心，是计算机的控制和指挥中心，由运算器和控制器等部件组成。•89C51单片机内部结构如图：P0驱动器P2驱动器P0锁存器P2锁存器RAM地址寄存器128BRAM4KBROMB寄存器暂存器1暂存器2ACCSP程序地址寄存器缓冲器PC增1PCDPTR中断、串行口和定时器PSWP1锁存器P1驱动器P3锁存器P3驱动器定时控制指令寄存器指令译码器OSCALUP0.0-P0.7P2.0-P2.7P3.0-P3.7P1.0-P1.7XTAL1XTAL2PSENALEEARET8051单片机内部结构图（二）主要组成部分功能１、中央处理单元（CPU）３、I/O接口２、存储器1、中央处理单元（CPU）•1）运算器•2）控制器1）运算器（１）一个可进行8位算术运算和逻辑运算的单元ALU（３）8位累加器ACC（A）（４）程序状态寄存器PSW（５）寄存器B（６）布尔处理器（２）2个8位暂存器包括：可对4位、8位和16位数据进行操作。能做加、减、乘、除、加l、减l、BCD数十进制调整及比较等算术运算。能做与、或、异或、求补及循环移位等逻辑操作。（１）算术运算和逻辑运算的单元ALU（３）累加器ACC（A）它经常作为一个运算数经暂存器2进入ALU的输入端，与另一个来自暂存器1的运算数进行运算，运算结果又送回ACC。它是最繁忙的一个寄存器。在指令中用助记符A来表示。（４）程序状态字寄存器PSW8位。用于指示指令执行后的状态信息。相当于一般微处理器的标志寄存器。PSW中各位状态供程序查询和判别用。详见特殊功能寄存器SFR中介绍。（５）寄存器B8位。在乘、除运算时，用来存放一个操作数，也用来存放运算后的一部分结果。作为通用寄存器（不做乘除运算时）。（６）布尔处理器专门用于处理位操作的，以PSW中的CY为其累加器。(指令中用Ｃ）可执行置位、位清0、位取反、位判断、信息传送等位操作，也可执行使C与其他可寻址位之间进行逻辑“与”、逻辑或操作。（2）2个8位暂存器ALU的两个入口处。2）控制器（1）程序计数器PC（16位）（2）指令寄存器IR（4）振荡器和定时电路包括：（3）指令译码器ID（1）程序计数器PC（16位）由两个8位计数器PCH、PCL组成。PC是程序的字节地址计数器。PC内容为将要执行的指令地址。改变PC内容，就可以改变程序执行的方向。PC可对64KB的ROM直接寻址。（2）指令寄存器IR（3）指令译码器ID由PC中的内容指定ROM地址，取出来的指令经IR送至ID，由ID对指令译码，产生一定序列的控制信号，以执行指令所规定的操作。（4）振荡器和定时电路89C51单片机片内有振荡电路，只需外接石英晶体和频率微调电容（2个30pF左右），其频率范围为0~24MHz。该信号作为单片机工作的基本节拍，即时间的最小单位。单片机在其基本节拍的控制下协调地工作。2、存储器1）程序存储器（ROM）2）数据存储器（RAM）它们有各自独立的存储地址空间1）程序存储器（ROM）89C51、8051及8751的片内ROM容量为4KB。地址从0000H开始。用于存放程序和常数（如表格数据等）。1）程序存储器（ROM）89C51为FlashROM8051、80C51为掩膜ROM8751、87C51为EPROM8031、80C31、8032没有ROM8752、89C52为8KBROM。2）数据存储器（RAM）片内通用RAM：89C51、8051/8751/8031RAM均为128B，地址为00H～7FH。作用：用于存放运算的中间结果、数据暂存以及数据缓冲等。片内特殊RAM：称特殊功能寄存器SFR。21个（字节）2）数据存储器（RAM）特殊功能寄存器SFR地址：分散在80~FFH中3、I/O接口89C51有四个8位并行I/O接口P0～P3。它们都是双向端口，每个端口各有8条I/O线。P0~P3口四个锁存器同RAM统一编址，可以把I/O口当作一般特殊功能寄存器来寻址。§2.289C51(MCS-51)单片机引脚及其功能一、引脚图（DIP）二、引脚功能说明一、引脚图（DIP）二、引脚功能说明1、电源引脚：Vcc和Vss2、时钟电路引脚：XTAL1和XTAL23、控制信号引脚RST、ALE、PSEN和EA4、I/O端口P0、P1、P2和P31、电源引脚：Vcc和VssVcc(40脚)：电源端，为+5V。Vss(20脚)：接地端。图2-3XTAL2（18脚）（89C51）：接外部晶体和微调电容的一端；在89C51片内它是振荡电路反向放大器的输出端，振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚悬空。89C51正常工作时，该引脚应有脉冲信号输出。2、时钟电路引脚：XTAL1和XTAL2XTAL1（19脚）：接外部晶体和微调电容的另一端；在片内它是振荡电路反向放大器的输入端在采用外部时钟时，该引脚接外时钟输入。2、时钟电路引脚：XTAL1和XTAL2图2-33、控制信号引脚：RST、ALE、PSEN和EARST/VPD（9脚）：RST：复位信号输入端，高电平有效当此输入端保持不少于两个机器周期的高电平时，可完成复位操作。3、控制信号引脚：RST、ALE、PSEN和EARST/VPD（9脚）：VPD：引脚的第二功能，备用电源输入端。当主电源Vcc发生故障，降低到低电平规定值时，将+5V电源自动接入该引脚，为RAM提供备用电源，以保证RAM中的信息不丢失，使得复位后能继续正常运行。图2-33、控制信号引脚：RST、ALE、PSEN和EAALE/PROG（30脚）：PROG：是对片内带有4KBFlashROM的89C51编程写入时的编程脉冲输入.ALE为地址锁存允许信号端，8031访问外部存储器时，该信号锁存低8位地址；ALE的频率为1/6时钟频率图2-33、控制信号引脚：RST、ALE、PSEN和EAPSEN（29脚）：程序存储器允许信号输出端。在访问片外ROM时，定时输出负脉冲作为读片外ROM的选通信号，接片外ROM的OE端。它的负载能力为8个LS型TTL负载。图2-33、控制信号引脚：RST、ALE、PSEN和EAEA/Vpp（31脚）：EA：外部程序存储器地址允许输入端。EA=1时，CPU访问片内ROM,并执行片内程序存储器中的指令，但当PC值超过0FFFH（片内ROM为4KB）时，将自动转向执行片外ROM中的程序。3、控制信号引脚：RST、ALE、PSEN和EAEA/Vpp（31脚）：EA=0时，CPU只访问片外ROM,并执行外部程序存储器中的程序。图2-33、控制信号引脚：RST、ALE、PSEN和EAEA/Vpp（31脚）：Vpp：对89C51片内EPROM固化编程时，编程电压输入端（12V）。图2-34、I/O端口P0、P1、P2和P31）P0口2）P1口3）P2口4）P3口1）P0口（P0.0~P0.7）漏极开路的8位准双向I/O口，每位能驱动8个LS型TTL负载。P0口可作为一个数据输入/输出口。当P0口作为输入口使用时，应先向口锁存器(地址80H)写入全1，此时P0口的全部引脚浮空，可作为高阻抗输入。1）P0口（P0.0~P0.7）在CPU访问片外存储器时，P0口为分时复用的低8位地址总线和8位数据总线。准双向：当P0口作输入口使用时要先写1，这就是准双向的含义。2）P1口（P1.0~P1.7）带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。在Pl口作为输入口使用时，应先向Pl口锁存器(地址9OH)写入全1，此时Pl口引脚由内部上拉电阻拉成高电平。3）P2口（P2.0~P2.7）带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。在CPU访问片外存储器时，它输出高8位地址。在访问片外存储器时，P2口一般不做它用4）P3口（P2.0~P2.7）带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。P3口与其他I/O端口有很大区别，它除作为一般准双向I/O口外，每