数字电子分析 论文

4组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路4.5组合可编程电路4.6用VerilogHDL描述组合逻辑电路教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。4.掌握可编程逻辑器件的表示方法,会用PLD实现组合逻辑电路组合逻辑电路的一般框图Li=f(A1,A2,…,An)(i=1,2,…,m)工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。序关于组合逻辑电路结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元=1L1BCAZ=1L2A1A2AnL1L2Lm组合逻辑电路二.组合逻辑电路的分析步骤：4.1组合逻辑电路分析1、由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。一.组合逻辑电路分析三、组合逻辑电路的分析举例例1分析如图所示逻辑电路的功能。=1=1LBCAZLZC1.根据逻辑图写出输出函数的逻辑表达式2.列写真值表。)(CBAL10010110111011101001110010100000CBABAZ001111003.确定逻辑功能：解：()ABCABC输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。如要实现偶校验，电路应做何改变？BA1CYXZ11&&&&&&例2试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X=ABABAYCACAZ2、列写真值表BABACACAX=A真值表111011101001110010100000ZYXCBA000011110011110001011010BABAYCACAZ这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。3、确定电路逻辑功能真值表111011101001110010100000ZYXCBA0000111100111100010110101、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。4.2组合逻辑电路的设计例1某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。解：1、逻辑抽象。输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。输入输出I0I1I2L0L1L20000001××10001×010001001根据题意列出真值表(2)写出各输出逻辑表达式。101IIL2102IIILL0=I0输入输出I0I1I2L0L1L20000001××10001×010001001真值表2、根据真值表写出各输出逻辑表达式。101IIL2102IIILL0=I000IL101IIL2102IIIL3、根据要求将上式变换为与非形式I0L0L1I1I2L2&111&&114、根据输出逻辑表达式画出逻辑图。00IL101IIL2102IIIL例2试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1)明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表输出变量B3、B2、B1和B0为自然二进制码。0111010001100101010101110100011000110010001000110001000100000000B3B2B1B0G3G2G1G0输出输入1111100011101001110110111100101010111110101011111001110110001100B3B2B1B0G3G2G1G0输出输入逻辑电路真值表0000000011111111B3G0G2G3G10000111100001111B2G0G2G3G1(2)画出各输出函数的卡诺图，并化简和变换。33GB2B2G3G2G3G2G3G1B1G2G3G1G2G3G1G2G3G1G(2G3G)2G3G1G2G3G)2G3G1G3G2G1G0B3G2G1G0G0011110000111100B1B0G2G3G10101101001011010B0G0G2G3G1(3)根据逻辑表达式，画出逻辑图=1B0B1B2B3G0G1G2G3=1=14.3组合逻辑电路中的竞争冒险4.3.1产生的竞争冒险的原因4.3.2消去竞争冒险的方法4.3组合逻辑电路中的竞争冒险不考虑门的延时时间考虑门的延时时间,当A=0B=11BAL0AAL4.3.1产生的竞争冒险的原因CCACCBL竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。冒险:两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。4.3.2消去竞争冒险的方法1.发现并消除互补变量ABC1&LB=C=0时为消掉AA，变换逻辑函数式为))((CABAL可能出现竞争冒险。AAFBCBAACF2.增加乘积项,避免互补项相加AACCBCB≥1&&1L，当A=B=1时，根据逻辑表达式有CBACL当A=B=1时CBACL1CCLCBACLABCCLAB01A00010111LBC000111103.输出端并联电容器如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。4~20pF4.4若干典型的组合逻辑集成电路4.4.1编码器4.4.2译码器/数据分配器4.4.3数据选择器4.4.4数值比较器4.4.5算术运算电路1、)编码器(Encoder)的概念与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。4.4.1编码器4.4若干典型的组合逻辑集成电路能将每一个编码输入信号变换为不同的二进制的代码输出。如8线-3线编码器：将8个输入的信号分别编成8个3位二进制数码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码输出。编码器的逻辑功能：1、)编码器(Encoder)的概念与分类编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。1、)编码器(Encoder)的概念与分类二进制编码器的结构框图普通二进制编码器1、编码器的工作原理I0I1Yn-1Y0Y11n2-I二进制编码器2n个输入n位二进制码输出(1)4线─2线普通二进制编码器(设计)1000010000100001Y0Y1I3I2I1I0（2）逻辑功能表编码器的输入为高电平有效。Y1Y0I0I1I2I3（a）逻辑框图4输入二进制码输出110110001、编码器的工作原理321032100321032101IIIIIIIIYIIIIIIIIY该电路是否可以再简化？321032100321032101IIIIIIIIYIIIIIIIIYI0I1I2I31111&&&≥1Y0Y1&≥1(2.)键盘输入8421BCD码编码器（分析）2345678901S0S1S2S4S5S6S7S8S9VCC1kΩ×10&&&&≥1&GSDCBAS3代码输出2345678901S0S1S2S4S5S6S7S8S9VCC1kΩ×10&&&&≥1&GSDCBAS3使能标志2345678901S0S1S2S4S5S6S7S8S9VCC1kΩ×10&&&&≥1&GSDCBAS3编码输入输入输出S0S1S2S3S4S5S6S7S8S9ABCDGS111111111100000111111111010011111111110110001111111101101111111111011101101111110111101011111101111101001111011111100111110111111100101101111111100011011111111100001该编码器为输入低电平有效2.键盘输入8421BCD码编码器功能表当所有的输入都为1时，Y1Y0=？Y1Y0=00无法输出有效编码。结论：普通编码器不能同时输入两个已上的有效编码信号I0I1I2I31111&&&≥1Y0Y1&≥1I2=I3=1,I1=I0=0时，Y1Y0=？Y1Y0=003.优先编码器优先编码器的提出：实际应用中，经常有两个或更多输入编码信号同时有效。必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。(2)优先编码器线(4─2线优先编码器)（设计）（1）列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3~输入为编码信号I3I0输出为Y1Y03321IIIY+=33210IIIIY+=优先编码器CD4532的示意框图、引脚图2集成电路编码器CD4532I0I1I2I3I4I5I6I7Y0Y1Y2EIEOGS12345678910111213141516I4I5I6I7EIY2Y1GNDVCCEOGSI3I2I1I0Y0I211111111111≥1≥1≥1≥1≥1≥1≥1&&1&1&&1≥1≥1&1GS1EO11&I1I7I6I5I4I3I0EIY2Y1Y0CD4532电路图优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL为什么要设计GS、EO输出信号？用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。。CD4532(II)I0I1I2I3I4I5I6I7Y0Y1Y2EOEIGSCD4532(I)I0I1I2I3I4I5I6I7Y0Y1Y2EOEIGSEI2EO2EI1EO1A8A9A10A11A12A13A14A15A0A1A2A3A4A5A6A7L0L1GS2L2GSGS1G3G2G1G0L