数字电子技术

数字电子技术基础复习题单选题：1、由开关组成的逻辑电路如图所示，设开关A、B分别有如图所示为“0”和“1”两个状态，则电灯HL亮的逻辑式为()。(a)F＝AB＋AB(b)F＝AB＋AB(c)F＝AB＋AB0011HLBAU2、数/模转换器的分辨率取决于（）。(a)输入的二进制数字信号的位数，位数越多分辨率越高。(b)输出的模拟电压的大小，输出的模拟电压越高，分辨率越高。(c)参考电压UR的大小，UR越大，分辨率越高。3、下面三幅图中，只有()为正脉冲信号。0V+3V0V0V()a()b()c3V3V4、逻辑电路如图所示，当A=“0”，B=“1”时，CP脉冲来到后D触发器()。(a)具有计数功能(b)保持原状态(c)置“1”DCQQ=1A1BC≥15、逻辑状态表如下所示，指出能实现该功能的逻辑部件是()。(a)二进制译码器(b)十进制编码器(c)二进制编码器输入输出BAY000Y101Y210Y3116、倒T形电阻网络D/A转换器是由（）组成。(a)倒T形电阻网络和集成运算放大器(b)倒T形电阻网络和触发器(c)倒T形电阻网络和振荡器7、某数/模转换器的输入为8位二进制数字信号（D7~D0)，输出为0~25.5V的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为()。(a)0.1V(b)0.01V(c)0.001V8、逻辑电路如图所示，它具有（）。(a)D触发器功能(b)T触发器功能(c)T'触发器功能JCRDKSDQQ19、逻辑电路如图所示，输入为X，Y，它的功能是（）。(a)同步RS触发器(b)JK触发器(c)基本RS触发器DCQQC&&&1YXQ10、逻辑电路图所示，A=“0”时，C脉冲来到后JK触发器（）(a)具有计数功能(b)置“0”(c)置“1”A&JCRDKSDQQ1111、下列逻辑式中，正确的“或”逻辑式是()(a)1011(b)112(c)11112、逻辑门电路的逻辑符号如图所示，能实现F＝A+B逻辑功能的是()。&AFB≥1AFB=1AFB()a()b()c13、下列逻辑式中，正确的“与非”逻辑式是()(a)BAF(b)F＝A+B(c)BAF14、下列具有记忆功能的逻辑电路（）(a)译码器(b)触发器(c)编码器15、下列真值表的逻辑功能是（）输入输出FAB001000011011(a)与非门(b)或非门(c)异或门16.逻辑函数表达式ABCBCACBAF的最简与或表达式为（）。(a)BCBCAF(b)ACCBF(c)BCACF17.已知某个逻辑门电路输入A、B和输出F的波形如图1-3所示，则该逻辑门为（）。(a)同或门(b)或门(c)异或门ABFABC01111111000111101图1-318.十六路数据选择器的地址输入（选择控制）端有（）个。(a)16(b)4(c)819.JK触发器电路如图1-4（a）所示，Q的初始状态为0，在CP脉冲的作用下Q的波形为图1-4（b）中的波形（）。(a)a(b)b(c)c20.下降沿触发的D触发器，其输出Q与输入D连接，触发器初始状态为0，在CP脉冲作用，输出Q的波形为下图中的波形（）答案：1.（c）2.（a）3.（a）4.（a）5.（c）6.（a）7.（a）8.（a）9.（b）10.（a）11.（c）12.（b）13.（c）14.（b）15.（b）16.（c）17.（c）18.（b）19.（a）20.（a）电路如图所示，“1”表示开关闭合，“0”则表示断开；“1”表示灯F亮，“0”则表示灯熄。试写出F的逻辑式。QQabcCPJKQQCP(a)(b)Q图1-4CPQQQ(a)(b)(c)CPQQD~CBAF答案：FCAB()1.证明图示电路中的两个逻辑电路具有相同的逻辑功能；2.写出改用与非门实现该逻辑电路的表达式。1、BABAFF212、BABAF试写出图示逻辑电路的逻辑表达式，并化为最简与或式。答案：AB1&&&&CF?=1?&&AB11?F1?AB11?F2=1=1&(a)(b)CBABAF某逻辑符号如图1所示，其输入波形如图2所示，(1)画出输出F的波形；(2)列出其状态表并写出逻辑式。ABCttt&ABCt图1图2FFOOOO答案:逻辑式:FABC波形图：ABCttttFOOOOº时序逻辑电路如图所示，已知初始状态Q1Q0＝00。（1）试写出各触发器的驱动方程；（2）列出状态转换顺序表；（3）说明电路的功能；答案:（1）100QQD，101QQD；（2）00→10→01（3）三进制移位计数器已知逻辑电路如图（a）所示，触发器初始状态为0，其输入信号见图（b），（1）写出输出Q端的逻辑表达试；（2）试画出输出Q端的波形。JKQCP(b)AB1≥1&&CQ(a)CPABCQ1CPQ1Q0&&D1D0（1）CBACKJ；(2)第1、3、4个CP脉冲下降沿时，触发器计数；第2个CP脉冲下降沿时，触发器状态不变。已知逻辑电路图CP和A的波形。试写出D，J，K的逻辑式，画出波形图并列出Q0Q1的状态表（设Q0，Q1的初始状态均为“0”）CQ0Q0CDCQ1Q1CJoQ0Q1oCC&AACAQ0Q1D0123456K答案：逻辑式:DAQJQK001状态表CADQ0Q101100111112100031111410005011160110由集成定时器555组成的电路如图所示，已知：R1＝R2＝100kΩ，C＝50μF。（1）说明电路的功能；（2）计算电路的周期和频率。答案：（1）多谐振荡器电路（2）T1＝7s，T2＝3.5s逻辑电路如图所示，写出逻辑式并化简。1&≥1&&≥1BACDF答案：FABBCCD()()或FABBCCDBCD()1234687C5551R2RVCCuo试用与非门设计一个组合逻辑电路，设有三个工作台A、B、C，要求：A工作，则C必须工作；B工作则C必须工作；C可单独工作。如不满足上述要求，则发出警报信号（A、B、C工作台工作及输出报警均用1表示）。（1）写出输出报警的逻辑表达式；（2）画出逻辑电路图。CBCACBCACBACBACABF已知全加器的状态表如下，分析说明能否用全加器构成一个3位表决器（少数服从多数），其功能是当输入量的多数为“1”时，输出为“1”，否则为“0”。对照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决结果）？ABCi-1SiCi0000000110010100110110010101011100111111ABCF00000010010101101001101011011110答案：可以用全加器实现3位表决器。因为3位表决器要求三个输入中，输入两个“1”以上输出为“1”。故输入为“A，B，Ci-1”输出由“Ci”引出即可。在图示时序逻辑电路中，已知各触发器初始状态皆为“0”。（1）列出真值表；（2）说明电路功能。（1）000→001→010→011→100→101→110（2）五进制移位计数器KJQ2RDKJQ1SDKJRDQ0&CP逻辑电路图及A，B，K和C脉冲的波形如图所示，试对应画出J和Q的波形（设Q的初始状态为“0”）。QQJABCBAC≥1QSDRDQCKKJ答案：CBAKJQ用二进制计算器74LS161和8选1数据选择器连接的电路如图所示，试列出74LS161的状态表；指出是几进制计数器；写出输出Z的序列。答案：（1）状态表如图所示（2）十进制计数器（3）输出Z的序列是001000110074LS161QAQBQDQC1D1D0D7D6D5D4D3D2ABCMUXCTPCTTCPLD1&1ZABCD置置CPQDQCQBQAZ000110101000201011301100401110510000610011710101810110911000逻辑电路如图所示，写出逻辑式，用摩根定律变换成“与或”表达式，说明具有什么逻辑功能。AB&&F&C&1答案：BCABCABCABCAF由上式可看出，此逻辑电路功能为A和BC相异则F＝1，为异或电路。已知主从JK触发器的C脉冲和J、K的波形如图所示。试画出其输出Q的波形（设Q的初始状态为“0”）。QQJKCJKQOOOOC答案：CJKQOOOO