时序逻辑电路分析

4.2时序逻辑电路的基本概念4.2.1时序电路的基本结构结构：一定包含存储电路(触发器组成)，而且它的输出往往反馈到输入端，与输入变量一起决定电路的输出状态。特点：任意时刻输出不仅取决于该时刻输入，而且还与原来的状态有关。具有记忆功能。外部输入外部输出组合电路x1xnZ1Zm•••••••••存储电路•••••••••Y1YrQ1Qk内部输入内部输出存储电路输入存储电路输出时序电路的状态触发器是构成时序逻辑电路的最主要的单元4.2.2时序逻辑电路的分类：按时序电路中触发器的动作特点来分：1.同步时序电路2.异步时序电路按时序电路输出信号的特点来分：1.米里型（Mealy)2.莫尔型(Moore)时序电路同步：存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。异步：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。＞＞1DQ0FF0FF1Q1Q1Q0&ZCP1DCPX＞1JC11K＞1JC11K=1Q1“1”Q2Y&Q2Q1FF1FF2Mealy型和Moore型时序电路组合电路IO存储电路ESijkm组合电路CP或CP电路的输出是输入变量及触发器现态的函数，这类时序电路亦称为Mealy型电路Mealy电路组合电路IO存储电路ESijkmCP或CP组合电路电路输出仅仅取决于各触发器的现态，而不受电路当时的输入信号影响或没有输入变量，这类电路称为Moore型电路Moore型电路4.2.3时序逻辑电路的描述方法：输出方程:miQQXXGZknnnii,...,1),...,,,...,(11riQQXXHYknnnii,...,1),...,,,...,(11kiQQYYFQknnriin,...,1),...,,,...,(111驱动（激励）方程：状态方程：组合电路x1xnZ1Zm•••••••••存储电路•••••••••Y1YrQ1Qk1.逻辑方程组2.状态表3.状态图4.时序图1DC1&≥1&D0Q0FF0Q0&11DC1D1Q1FF1Q1YACP输出方程A)QQ(Y10A)QQ(D100AQD01激励方程组A)QQ(Qnnn1010AQQnn011状态方程组DQn11.逻辑方程组举例说明时序逻辑电路描述方法：输出方程A)QQ(Y10A)QQ(Qnnn1010AQQnn011状态方程组根据方程组列出状态转换表2.状态表01/000/11111/000/11010/000/00001/000/101状态表nnQQ01YQQnn/1011A=1A=0状态表01/000/11111/000/11010/000/00001/000/101nnQQ01YQQnn/1011A=1A=0101100010/01/00/1101100011/00/11/00/11/03.状态图根据状态表画出状态图A/YCPAQ0Q1Y4.时序图时序逻辑电路的四种描述方式是可以相互转换的状态表01/000/11111/000/11010/000/00001/000/101nnQQ01YQQnn/1011A=1A=0根据状态表画出波形图状态表01/000/11111/000/11010/000/00001/000/101nnQQ01YQQnn/1011A=1A=04.3时序逻辑电路的分析4.3.1分析同步时序逻辑电路的一般步骤4.3.2同步时序逻辑电路分析举例4.3.3分析异步时序逻辑电路的一般步骤4.3.4异步时序逻辑电路分析举例时序逻辑电路分析的任务：分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的。所以，分析过程主要是列出电路状态表或画出状态图、工作波形图。分析过程的主要表现形式:4.3.1分析同步时序逻辑电路的一般步骤:1.了解电路的组成：电路的输入、输出信号、触发器的类型等４.确定电路的逻辑功能。3.列出状态转换表、画出状态图和波形图；2.根据给定的时序电路图，写出下列各逻辑方程式：(１)输出方程；(２)各触发器的激励(驱动)方程;（3）状态方程:将每个触发器的驱动方程代入其特性(状态)方程得状态方程。例1试分析如图所示时序电路的逻辑功能。4.3.2同步时序逻辑电路分析举例T0Q0Q0ACP1TC1T1Q1Q11TC1&FF0FF1Y&G1G2电路是由两个上升沿触发的T触发器组成的同步、Mealy时序电路。解：(1)了解电路组成。(2)根据电路列出三个方程组激励方程组:T0=AT1=AQ0输出方程组:Y=AQ1Q0将激励方程组代入T触发器的特性方程得状态方程组nnQTQ1nnnnnQ)AQ(QQAQ1011010(3)根据状态方程组和输出方程列出状态表Y=AQ1Q0nnQAQ010nnnQ)AQ(Q1011nnQQ01Y/QQnn101100/111/01111/010/01010/001/00101/000/000A=1A=0(4)画出状态图nnQQ01Y/QQnn101100/111/01111/010/01010/001/00101/000/000A=1A=01/11/0010011101/01/00/00/00/00/0Q1Q0A/Y(5)逻辑功能分析观察状态图可知，电路是一个由信号A控制的可控二进制计数器。当A=0时停止计数，电路状态保持不变；当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到11状态，Y输出1，且电路状态将在下一个CP上升沿回到00。输出信号Y的下降沿可用于触发进位操作。1/11/0010011101/01/00/00/00/00/0Q1Q0A/Y例2试分析如图所示时序电路的逻辑功能。CPX＞1JC11K＞1JC11K=1Q1“1”Q2Y&Q2Q1FF1FF2＞1JC电路是由两个下降沿触发的JK触发器组成的莫尔型同步时序电路。解：1.了解电路组成。J2=K2=XQ1J1=K1=1Y=Q2Q12.写出下列各逻辑方程式：输出方程激励方程1n111111QnnnQQQ1212XnnnQQQ1QJQnnnKQJ2=K2=XQ1J1=K1=11QJQnnnKQ将激励方程代入JK触发器的特性方程得状态方程1nn21212XXQnnnQQQQ整理得：FF2FF13.列出其状态转换表，画出状态转换图111nnQQ1212XnnnQQQY=Q2Q1nn12QQYnn/QQ111211100100X=1X=0状态转换表10/100/101/011/000/010/011/001/0状态图X/Y0/00/10/00/000110110Q2Q11/01/01/1001101101/0nn12QQYnn/QQ111210/100/11101/011/01000/010/00111/001/000X=1X=0画出状态图X/Y0/00/11/00/01/00/01/1001101101/0Q2Q1•X=0时0001101100111001电路功能：可逆计数器•X=1时电路进行加1计数电路进行减1计数。４.确定电路的逻辑功能.例3分析下图所示的同步时序电路。＞＞＞&CP1DQ0Z1FF0Z0Z2FF2FF1Q2Q1Q0Q2Q11D1DC1C1C11201010QDQDQQD激励方程组输出方程组Z0=Q0Z1=Q1Z2=Q21.根据电路列出逻辑方程组:得状态方程nnnnnnnQDQQDQQQDQ12120111010102.列出其状态表将激励方程代入D触发器的特性方程得状态方程DQn1nnnQQQ012101+112nnnQQQ110111100110010101001100110011100010010001001000状态表3.画出状态图000001100011010110101111Q2Q1Q0状态表nnnQQQ012101+112nnnQQQ1101111001100101010011001100111000100100010010003.画出时序图CPQ0Q2Q1TCP由状态图可见，电路的有效状态是三位循环码。从时序图可看出，电路正常工作时，各触发器的Q端轮流出现一个宽度为一个CP周期脉冲信号,循环周期为3TCP。电路的功能为脉冲分配器或节拍脉冲产生器。CPQ0Q2Q1TCP000001100011010110101111Q2Q1Q04、逻辑功能分析4.3.3异步时序逻辑电路的分析一.异步时序逻辑电路的分析方法：分析步骤:3.确定电路的逻辑功能。2.列出状态转换表、画出状态图和波形图；1.写出下列各逻辑方程式：b)触发器的激励方程；c)输出方程d)状态方程a)时钟方程＞＞CLK&ZQ0Q1Q0Q1FF11DC1FF01DC1CP0CP1例1分析如图所示异步电路1.写出电路方程式①时钟方程②输出方程③激励方程CP0=CLK④求电路状态方程触发器如有时钟脉冲的上升沿作用时，其状态变化；如无时钟脉冲上升沿作用时，其状态不变。n0n1QQZCP1=Q04.3.4.异步时序逻辑电路的分析举例＞＞CLK&ZQ0Q1Q0Q1FF11DC1FF01DC1CP0CP100QD11QDnnQQ01+0nnQQ11+1nnQQ11+1nnQQ11+1nnQQ01+0nnQQ01+0CP0=CLKCP1=Q03.列状态表、画状态图00CP0CP1Qn0Qn1CLK11Qn10Qn11110x11010010x00011(X----无触发沿,----有触发沿)00/0Q1Q0/Z11/110/001/0nnQQ11+1nnQQ01+0CP1=Q0CP0=CLK4.逻辑功能分析该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。4.4同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。4.4.1设计同步时序逻辑电路的一般步骤由给定的逻辑功能建立原始状态图和原始状态表状态化简状态分配选择触发器类型确定激励方程组和输出方程组画出逻辑图并检查自启动能力同步时序电路的设计过程(1)根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简-----求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表。(3)状态编码（状态分配）；(4)选择触发器的类型(6)画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程；（M:状态数;n:触发器的个数）2n-1M≤2n同步计数器的设计举例例:设计一个同步5进制加法计数器(1）根据设计要求，设定状态，求得状态转换图和状态表。(2)该状态图不需化简。S0/0S1/0S2/0S3/0S4/1现态次态进位输出S0S10S1S20S2S30S3S40S4S01（3）状态分配，列状态转换编码表。现态次态进位输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1Z00000101001110000101001110000000001（4）选择触发器。选用JK触发器及其激励表。QnQn+1JK000011101110（5）求各触发器的激励函数和进位输出函数。现态次态激励激励激励进位输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2k2J1k1J0k0z00000101001110000101001110000000001QnQn+1JK00001110111000101100111110