第3课__嵌入式系统硬件设计

1第三章嵌入式系统硬件设计2课程大纲嵌入式体系结构设计嵌入式存储器设计IO设计SOC3嵌入式系统的软/硬件框架4嵌入式系统的设计步骤5嵌入式系统的设计步骤系统需求分析体系结构设计硬件/软件协同设计系统集成系统测试6嵌入式系统的硬件体系结构7课程大纲嵌入式体系结构设计嵌入式存储器设计IO设计SOC8存储器的几个相关性能指数容量存储器容量用S=W×l×m表示，W为存储器字长，l为存储器字数，m则为存储器体数速度访问时间(accesstime)Ta：从存储器接到读请求到所读的字传送到数据总线上的时间间隔存储周期Tm：连续两次访问存储器之间所必需的最小时间间隔。一般TmTa存储带宽Bm：存储器被连续访问时所提供的数据传输速流，单位是位(或字节）/秒价格存储器的价格通常用单位字节价格来表示，若总容量为S的存储器的总价格为C，则单位字节价格c＝C/S9存储器设计目标高速度大容量低价格10设计目标实现依据存储器的工艺实现技术有了突飞猛进的发展，高速、大容量、低价的存储器件以惊人的速度生产出来所有程序都具有这样的行为特性：空间和时间局部性90/10原理：一个程序的90％时间是消耗在10％的代码上根据以上局部性原则（ThePrincipleofLocality），就可以利用各种不同的价格、速度、容量的存储器的组合设计出一个多层次（multiplelevel）存储系统11存储器层次结构在嵌入式系统中所用到的存储器主要有：触发器（Flip-FlopsandLatches）、寄存器（RegisterFiles）、静态随机访问存储器（SRAM）、动态随机访问存储器（DRAM）、闪速存储器（FLASH）、磁盘（MagneticDisk）等这些存储器的速度，为触发器最快，寄存器次之，SRAM再次，DRAM较慢，然后是FLASH，磁盘最慢价格正好反之，磁盘的每兆字节价格最便宜，触发器最贵12存储器层次结构图静态随机访问存储器动态随机访问存储器Flash寄存器容量越来越大速度越来越快13存储器层次结构的特性第一，数据的包含性，即上层的数据，在下一层中都能找到。第二，下层存储器将自己的地址映射到高层的存储器。14存储器层次结构几个基本概念块（Block）:相邻两级间的信息交换单位命中（Hit）：相邻两层存储层次中，访问地址可以直接在高层存储器中访问到命中时间(hittime)：访问高层存储器所需的时间，其中包括本次访问是命中还是失效的判定时间命中率（HitRate）：相邻两层存储层次中，访问地址可以直接在高层存储器中访问到的概率失效率（MissRate）：等于1－命中率失效损失(misspenalty)：用低层存储器中相应的块替换高层存储器中的块，并将该块传送到请求访问的设备（通常是CPU）的时间15存储器层次结构的性能评价存储器层次结构的性能参数是平均存储访问时间(averagememory-accesstime)平均存储访问时间＝命中时间＋失效率×失效损失当块大小过小时，失效率很高当高层存储器容量保持不变时，失效率有一最低限值，此时块大小的变化对失效率没有影响当块大小超过某定值后，（这一定值又称为污染点），失效率呈现随块大小增加而上升的趋势16CACHE的地址映射方式全相联Cache在全相联Cache中，存储的块与块之间，以及存储顺序或保存的存储器地址之间没有直接的关系直接映像Cache直接映像Cache不同于全相联Cache，地址仅需比较一次。在直接映像Cache中，由于每个主存储器的块在Cache中仅存在一个位置，因而把地址的比较次数减少为一次组相联Cache组相联Cache是介于全相联Cache和直接映像Cache之间的一种结构。这种类型的Cache使用了几组直接映像的块，对于某一个给定的索引号，可以允许有几个块位置，因而可以增加命中率和系统效率17Cache与DRAM存取的一致性控制CACHE读取贯穿读出式(LookThrough)旁路读出式(LookAside）CACHE写写通式(WriteThrough)回写式(CopyBack)18主存简介主存是非常重要存储和记忆部件，用以存放数据和程序主存大都采用DRAM芯片实现一般说来，容量越大速度越快的存储器就能给系统带来越高的性能与微机相比，嵌入式系统的主存一般比较小同时在有些嵌入式系统中也有用Flash存储器作为主存使用的情况19DRAM与SRAM主要差别对DRAM芯片来说，在读出数据之后还需重新写回数据，因而它的访问延迟和存储周期不同。SRAM的访问时间与存储周期则没有差别为防止信息丢失，DRAM需要定期刷新每个存储单元，SRAM却不需要DRAM设计强调容量，而对SRAM设计来说，容量和速度同样重要就可以比较的存储器设计技术而言，DRAM的容量大概为SRAM的16倍，而SRAM的存储周期比DRAM的约快8～16倍20地址转换和存储保护用户编程时使用的地址称为逻辑地址（相对地址）把程序在内存中的实际地址称为物理地址（绝对地址）为了保证程序的正确运行必须把程序和数据的逻辑地址转换为物理地址，这一工作称为地址转换或重定位静态重定位在作业装入时由作业装入程序实现地址转换动态重定位在程序执行时实现地址转换21虚拟存储器虚拟存储器（VirtualMemory）技术是一种通过硬件和软件的综合来扩大用户可用存储空间的技术虚拟存储器主要是为了满足应用程序对高速大容量主存的需求虚拟存储器实现的重定位是由一个地址映象表机构完成虚拟存储器还提供存储共享和保护机制22闪速存储器(FLASH)相对传统的EEPROM芯片，这种芯片可以用电气的方法快速地擦写由于快擦写存储器不需要存储电容器，故其集成度更高，制造成本低于DRAM它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丢失信息的特点，所以快擦写存储器技术发展最迅速23NOR技术NOR技术闪速存储器是最早出现的FlashMemory，它源于传统的EPROM器件，具有可靠性高、随机读取速度快的优势，在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用，如PC的BIOS固件、移动电话、硬盘驱动器的控制存储器等。由于NOR技术FlashMemory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。24NAND技术NAND技术FlashMemory具有以下特点：以页为单位进行读和编程操作，具有快编程和快擦除的功能，其块擦除时间是2ms；而NOR技术的块擦除时间达到几百ms。数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。芯片尺寸小，引脚少，是位成本(bitcost)最低的固态存储器，将很快突破每兆字节1美元的价格限制。芯片包含有失效块，其数目最大可达到3~35块。失效块不会影响有效块的性能。Samsung公司在1999年底开发出世界上第一颗1GbNAND技术闪速存储器。基于NAND的存储器可以取代硬盘或其他块设备。25AND技术AND技术是Hitachi公司的专利技术AND技术与NAND一样采用“大多数完好的存储器”概念Hitachi和Mitsubishi公司采用0.18μm的制造工艺，并结合MLC技术，生产出芯片尺寸更小、存储容量更大、功耗更低的512Mb-ANDFlashMemory，再利用双密度封装技术DDP，将2片512Mb芯片叠加在1片TSOP48的封装内，形成一片1Gb芯片HN29V51211T具有突出的低功耗特性，读电流为2mA，待机电流仅为1μA由于其内部存在与块大小一致的内部RAM缓冲区，使得AND技术不像其他采用MLC的闪速存储器技术那样写入性能严重下降26由EEPROM派生的闪速存储器EEPROM具有很高的灵活性，可以单字节读写，但存储密度小，单位成本高。部分制造商生产出另一类以EEPROM做闪速存储阵列的FlashMemory，如ATMEL、SST的小扇区结构闪速存储器（SmallSectorFlashMemory）和ATMEL的海量存储器（Data-FlashMemory）。这类器件具有EEPROM与NOR技术FlashMemory二者折衷的性能特点：读写的灵活性逊于EEPROM，不能直接改写数据与EEPROM比较，具有明显的成本优势存储密度比EEPROM大，但比NOR技术FlashMemory小27课程大纲嵌入式体系结构设计嵌入式存储器设计IO设计SOC28总线总线的带宽总线的带宽指的是一定时间内总线上可传送的数据量，即我们常说的每秒钟传送多少MB的最大稳态数据传输率。与总线带宽密切相关的两个概念是总线的位宽和总线的工作时钟频率。总线的位宽总线的位宽指的是总线能同时传送的数据位数，即我们常说的32位、64位等总线宽度的概念。总线的位宽越宽则总线每秒数据传输率越大，也即总线带宽越宽。总线的工作时钟频率总线的工作时钟频率以MHz为单位，工作频率越高则总线工作速度越快，也即总线带宽越宽。29ISAIBM公司于1981年推出的基于8位机PC/XT的总线，称为PC总线为了能够合理地开发外插接口卡，由Intel公司，IEEE和EISA集团联合开发了与IBM/AT原装机总线意义相近的ISA总线ISA总线有98只引脚。其中62线的一段基于8位的PC总线，可以独立使用，连接8位的扩展卡，而62线与36线相加后就扩展成标准的16位ISA，连接16位的扩展卡30PCI1991年下半年，Intel公司首先提出了PCI的概念并联合IBM、Compaq、AST、HP、DEC等100多家公司成立了PCI集团，其英文全称为：PeripheralComponentInterconnectSpecialInterestGroup(外围部件互连专业组)，简称PCISIGPCI有32位和64位两种，32位PCI有124引脚，64位有188引脚，目前常用的是32位PCI32位PCI的数据传输率为133MB／s，大大高于ISA31SPI总线串行外围设备接口SPI（serialperipheralinterface）总线技术是Motorola公司推出的一种同步串行接口SPI总线是一种三线同步总线，因其硬件功能很强总线上可以连接多个可作为主机的MCU，装有SPI接口的输出设备，输入设备如液晶驱动、A/D转换等外设也可以简单连接到单个TTL移位寄存器的芯片总线上允许连接多个能作主机的设备，但在任一瞬间只允许有一个设备作为主机32PC104总线1992年IEEE开始着手为PC和PC/AT总线制定一个精简的IEEEP996标准（草稿），PC104作为基本文件被采纳，叫做IEEEP996.1兼容PC嵌入式模块标准PC104有两个版本：8位和16位，分别与PC和PC/AT相对应PC104PLUS是专为PCI总线设计的，可以连接高速外接设备33CAN总线CAN，全称为“ControllerAreaNetwork”，即控制器局域网，是国际上应用最广泛的现场总线之一CAN被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置ECU之间交换信息，形成汽车电子控制网络CAN是一种多主方式的串行通讯总线，基本设计规范要求有高的位速率，高抗电磁干扰性，而且能够检测出产生的任何错误34并行接口所谓“并行”，是指8位数据同时通过并行线进行传送，这样数据传送速度大大提高但并行传送的线路长度受到限制，因为长度增加，干扰就会增加，容易出错并口的工作模式主要有如下几种：SPP标准工作模式EPP增强型工作模式ECP扩充型工作模式35串行口的典型代表是RS－232－C及其兼容插口，25针串行口还具有20mA电流环接口功能，用9、11、18、25针来实现RS-232-C是美国电子工业协会EIA（ElectronicIndustryAs