001 集成电路的基本制造工艺

第一章集成电路的基本制造工艺为什么要了解IC的基本制造工艺？一、了解其制造工艺的过程是熟悉、认识IC的基本结构的过程；了解其制造工艺可以增强我们对IC的感观认识。二、不同的工艺对IC性能的影响非常之大，通过IC基本制造工艺的了解，可以为后面的学习提供必要的基础知识。IC的基本制造工艺学习思路和学习目标实际的IC工艺流程非常复杂，常常包含数十道工序，具体的工艺细节和原理我们后面在《微电子工艺》给大家分析。在此，我们只需要知道一个特定工艺的主要工序，以便深刻的理解IC中电路（器件）的物理结构，从而为后面的版图设计提供必要的知识准备1.1双极集成电路的基本制造工艺1.2MOS集成电路的基本制造工艺1.3Bi-CMOS工艺集成电路基本制造工艺－目录：速度高、驱动能力强、模拟精度高，但功耗高、集成度低功耗低、集成度高、抗抗干扰能力强，但是速度低、驱动能力低功耗低、集成度高、抗抗干扰能力好、驱动能力强实际芯片举例：1.0集成电路的工艺基础1.0集成电路的工艺基础第一节引言第二节半导体材料：硅第三节集成电路制造工艺简介a、氧化b、掺杂c、淀积d、钝化e、光刻第四节CMOS集成电路加工过程第一节引言集成电路的制造需要非常复杂的技术，它主要由半导体物理与器件专业负责研究。VLSI设计者可以不去深入研究，但是作为从事系统设计的工程师，有必要了解芯片设计中的工艺基础知识，才能根据工艺技术的特点优化电路设计方案。对于电路和系统设计者来说，更多关注的是工艺制造的能力，而不是工艺的具体实施过程。由于SOC的出现，给IC设计者提出了更高的要求，也面临着新的挑战：设计者不仅要懂系统、电路，也要懂工艺、制造。第二节半导体材料：硅1、电阻率：从电阻率上分，固体分为三大类。在室温下：金属：ρ10Ω·cm半导体：ρ=10Ω·cm~10E4Ω·cm绝缘体：ρ10E4Ω·cm2．导电能力随温度上升而迅速增加一般金属的导电能力随温度上升而下降，且变化不明显。但硅的导电能力随温度上升而增加，且变化非常明显。举个例子：Cu：30C100C增加不到一半（正温度系数）Si：30C20C增加一倍（负温度系数）3．半导体的导电能力随所含的微量杂质而发生显著变化一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：＝21400Ω·cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％。则其电阻率变为：＝0.2Ω·cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。4．半导体的导电能力随光照而发生显著变化5．半导体的导电能力随外加电场、磁场的作用而发生变化6、P型和N型半导体两种载流子：带负电荷的电子和带正电荷的空穴。纯净硅称为本征半导体。本征半导体中载流子的浓度在室温下：T＝300K当硅中掺入Ⅴ族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。)/1(10*6.1310cmnpni当硅中掺入Ⅲ族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。第三节集成电路制造工艺简介一、氧化工艺一个MOS集成电路电路中，主要元件是；PMOS,NMOS,R,C,L及连线。MOS是MetalOxideSemiconductorSilicon的缩写。MOS管有三种主要材料：金属、二氧化硅及硅构成。改进的氧化炉石英舟滑道炉膛二、掺杂工艺在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。GDSDGSP-si1.扩散：扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。扩散分为两步：STEP1预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面。STEP2推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。实验分析表明：P的浓度分布可由下式表示：其中，NT：预淀积后硅片表面浅层的P原子浓度D：P的扩散系数t：扩散时间x：扩散深度只要控制NT、T、t三个因素就可以决定扩散深度及浓度。eDtNDtTxxP4212)(2)()1(31015cmNT2．离子注入eNppRxxN]2[max22)()(σpσpNmax0Rp深度X硼原子数0X其中：Rp：平均浓度p：穿透深度的标准差Nmax=0.4NT/pNT：单位面积注入的离子数，即离子注入剂量σpσpNmax0Rp深度X硼原子数0X离子注入的分布有以下两个特点：1．离子注入的分布曲线形状（Rp，бp），只与离子的初始能量E0有关。并杂质浓度最大的地方不是在硅的表面，X＝0处，而是在X＝Rp处。σpσpNmax0Rp深度X硼原子数0X2．离子注入最大值Nmax与注入剂量NT有关。而E0与NT都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。σpσpNmax0Rp深度X硼原子数0XAL离子束wafer三．淀积工艺淀积工艺主要用于在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃PSG等。1、金属化工艺淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。2、淀积多晶硅淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。淀积PSG与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。采用在700°C的高温下，使其分解：SiH42~427000HSiSiHC四、钝化工艺在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。目前，广泛采用的是氮化硅做保护膜，其加工过程是在450°C以下的低温中，利用高频放电，使和气体分解，从而形成氮化硅而落在硅片上。2433412450430HNSiNHSiHC4SiN3NH五、光刻工艺光刻工艺是完成在整个硅片上进行开窗的工作。掩膜版和光刻胶：掩膜版：亮版和暗版光刻胶：正胶和负胶1.光刻胶的定义(photoresist)又称光致抗蚀剂，由感光树脂、增感剂（见光谱增感染料）和溶剂三种主要成分组成的对光敏感的混合液体。感光树脂经光照后，在曝光区能很快地发生光固化反应，使得这种材料的物理性能，特别是溶解性、亲合性等发生明显变化。经适当的溶剂处理，溶去可溶性部分，得到所需图像（见图光致抗蚀剂成像制版过程）。2.光刻胶的分类光刻胶的技术复杂，品种较多。根据其化学反应机理和显影原理，可分负性胶和正性胶两类。光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶。利用这种性能，将光刻胶作涂层，就能在硅片表面刻蚀所需的电路图形。wafermask光源光刻过程如下：1．涂光刻胶2．掩膜对准3．曝光4．显影5．刻蚀：采用干法刻蚀（EryEatching）6．去胶：化学方法及干法去胶(1)丙酮中，然后用无水乙醇(2)发烟硝酸(3)等离子体的干法刻蚀技术光源5×MaskLensChuckTableWafer光刻工艺的发展：70年代的光刻只能加工3～5μm线宽，4～5wafer。那时的光刻机采用接触式的。如：canon，采用紫外线光源，分辨率较低。80年代发明了1：1投影式光刻机，可加工1～2μm线宽，5～6wafer。代表产品有美国的Ultrotec。存在问题是：（1）Mask难做，要求平坦，不能有缺陷。（2）Wafer与Mask之间有间隙，使一些尘埃颗粒加入，造成影响。另外，有光折射产生。80年代后期出现了WaferStepper，10:1或5:1，使芯片加工进入了0.8μm的时代。代表产品有：美国的GCA，日本的Canon，Nikon及荷兰的ASM。另外，美国的KLA更加先进，它带有Mask检查及修正系统。它将Mask上的图形缩小5倍后投影到硅片上，因此，使缺陷缩小很多。它使用的光源仍是紫外线，但是用的是g-line，波长在436nm，可加工：0.8~1.0μm（大生产），0.5~0.8μm（科研）芯片。90年代对Stepper的改进大致两个方面，一是在光源上：（1）用I-line的紫外线，波长在365nm，可加工0.5~0.6μm的芯片。（2）若用准分子激光光源KrF下，波长大约248nm，可加工：0.25~0.5μm（大生产），0.07~0.1μm（科研）的芯片。（3）还有用电子束（E－Beam）光源的，主要用于做Mask。二是在制作Mask上下功夫，并带有Mask的修正功能，可通过检测Mask上的缺陷，调整曝光过程。第四节CMOS集成电路加工过程简介一、硅片制备二、前部工序Mask掩膜版CHIP掩膜1：P阱光刻具体步骤如下：1．生长二氧化硅：Si-衬底P-wellSi-衬底SiO22．P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3．去胶4．掺杂：掺入B元素涂胶显影刻蚀去胶掺杂掩膜2：光刻有源区淀积氮化硅光刻有源区场区氧化去除有源区氮化硅及二氧化硅生长栅氧淀积多晶硅淀积氮化硅光刻有源区场区氧化去除氮化硅及二氧化硅长栅氧淀积多晶硅掩膜3：光刻多晶硅掩膜4：P+区光刻1、P+区光刻2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶光刻多晶硅掩膜5：N+区光刻1、N+区光刻2、离子注入P+3、去胶P+区光刻B+掩膜6：光刻接触孔N+区光刻P+光刻接触孔掩膜7：光刻铝引线1、淀积铝2、光刻铝光刻铝ALPSG场氧Poly栅氧P+N+P阱N硅衬底掩膜8：刻钝化孔中测打点chipcircuitpadCHIP三、后部封装（在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）所封（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打印、包装划片金丝劈加热压焊1.1双极集成电路的基本制造工艺双极集成电路的基本制造工艺，可粗略的分为两类：一、在元件间要做电隔离区；二、元件之间自然隔离这里以典型的PN结隔离的掺金TTL电路工艺为代表，来介绍双极集成电路的工艺和设计：i2l1衬底选择2第一次光刻－N+埋层扩散孔光刻3外延层沉淀4第二次光刻P+隔离扩散孔光刻5第三次光刻－P型基区扩散孔光刻6第四次光刻－N+发射区扩散孔光刻7第五次光刻－引线接触孔光刻8第六次光刻－金属化内连线光刻典型的PN结隔离的掺金TTL电路工艺如上图所示，这里只列出了主要的工序。下面我们分别进行说明对照IC中剖面图分析1、衬底选择1）导电类型：一般选用P型2）电阻率选择：为提高击穿电压而又不使外延层在后续工艺中下推太多，衬底电阻率一般选cm103）晶向：为减少外延层缺陷，选用（111）晶向，稍偏2到5度。2、第一次光刻－N+埋层扩散孔光刻1）为什么要做埋层？见下图a、可使集电极串联电阻降低；b、可以减小寄生PNP管的影响，原因如下：一方面，埋层增大了PNP管基区的宽度，另一方面，埋层重掺杂，使PNP管发射效率降低，这两方面都使寄生PNP管的电流放大系数降低。2）埋层杂质的选择原则：a、杂质固溶度要大，以使集电极串联电阻降低；b、高温时在硅中扩散系数要小以减少外延时埋层杂质上推到外延层的距离；c、与硅衬底的晶格匹配要好，以减小应力。因此最理想的埋层杂质是砷（As）3）埋层的制作工艺流程：一次氧化埋层光刻埋层扩散画图说明：3、外延层沉淀1）外延层的作用：2）外延层的制作工艺、掩模版图形、外延之后的芯片剖面图3）外延层的主要参数：a、外延层电阻率b、外延层厚度为了使结电容小、BVCBO高，以及后面热处理过程中外延层下推的距离小，外延层电阻率应高一些为了使集电极串联电阻rcs小、饱和压降VCES小一些，外延层电阻率应低一些对TTL来说，电源电压VCC=5V，所以对击穿电压要求不高，但是对rCS、VCES的要求高对模拟电路而言，主要考虑工作电压，工作电压越高，相应的外延层也较厚，电阻率较高也主要和BVCBO，rcs有关4、第二次光P+隔离扩散孔光刻1）实现电隔离的方