第4章 几何设计规则

集成电路设计技术与工具第四章集成电路版图设计与工具内容提要4.1引言4.2版图几何设计规则4.3电学设计规则与布线4.4晶体管的版图设计4.5九天软件下的版图编辑4.6九天软件下的版图验证4.7本章小结4.1引言版图（Layout）包含了器件尺寸、各层拓扑定义等器件相关的物理信息数据，是集成电路从设计走向制造的桥梁。由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的，因此，不同的工艺就有不同的设计规则。设计者只能根据厂家提供的设计规则进行版图设计。4.1引言设计规则反映了性能和成品率之间可能是最好的折衷。从设计的观点出发，设计规则可以分为三部分：1）决定几何特征和图形几何尺寸的规定。2）确定掩膜制备和芯片制造中都需要的一组基本图形单元的强制性要求。3）定义设计人员设计时所用的电参数范围。4.2版图几何设计规则版图几何设计规则可看作是对光刻掩模版制备要求。这些规则在生产阶段为电路设计师和工艺工程师提供了一种必要的信息联系。与版图规则相联系的主要目标是获得有最佳成品率的电路，而几何尺寸则尽可能地小，又不影响器件电路的可靠性。集成电路的版图设计规则通常有多种方法来描述，其中包括以微米分辨率来规定的微米规则和以特征尺寸为基准的λ规则。一、工艺层（Layer）人们把集成电路版图设计过程抽象成若干易于处理的概念性版图层次，也就是版图设计中的工艺层，这些层次代表电路转换成硅芯片时所必需的掩膜图形。版图的不同层次可以用不同的形式来区分，例如不同的颜色、不同的线型和不同的填充图案等。某N阱硅栅工艺的部分工艺层二、几何设计规则－规则介绍N阱层相关的设计规则及其示意图P+、N+有源区层相关的设计规则及其示意图Poly层相关的设计规则及其示意图Contact层相关的设计规则及其示意图Metal层相关的设计规则及其示意图Pad层相关的设计规则及其示意图二、几何设计规则－举例及问题讨论当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。然而对于版图设计初学者来说，第一次设计就能全面考虑各种设计规则是不可能的。为此，需要借助版图设计工具的在线设计规则检查（DRC）功能来及时发现存在的问题。参照上述的硅栅工艺设计规则，一个反相器（不针对具体的器件尺寸）对应版图设计中应该考虑的部分设计规则如下图所示。10283.531.53.52.52.01.51.01.5问题讨论：（1）阱的间距和间隔的规则N阱通常是深扩散，必须使N阱边缘与邻近的N＋扩散区之间留有足够的间隙，从而保证N阱边缘不与P型衬底中的N＋扩散区短接。内部间隙由沿阱周围的场区氧化层的渐变区所决定。虽然有些工艺允许内部的间隙为零，但“鸟嘴”效应等问题导致了规则1.4（N阱外N阱到N+距离）的设计要求，这是一种保守的估算。问题讨论：（2）MOS管的规则在多晶硅穿过有源区的地方，源和漏扩散区被多晶硅区所掩蔽。因而，源、漏和沟道是自对准于栅极的。重要的是，多晶硅必须完全穿过有源区，否则制成的MOS管就会被源、漏之间的扩散通路所短路。为确保这一条件得到满足，多晶硅必须超出扩散区边界，例如该硅栅工艺中规则3.4中规定的1.5μm，这常常称为“栅伸展”。同时，有源区也必须在多晶硅栅两边扩展，这样才能有扩散区存在，使载流子进入和流出沟道，例如规则3.5规定的3.0μm就是保持源区和漏区所必需的。问题讨论：（3）接触版图设计中通常需要有多种接触，例如，金属和P型扩散区接触、金属和N型扩散区接触、金属和多晶硅的接触以及衬底接触等。根据工艺不同，还有“隐埋”型多晶硅-扩散区接触和拼合接触。通常，制作芯片的衬底被划分成多个“阱”区，每个孤立的阱必须利用衬底接触来接合适的电源电压。将两个或多个金属和扩散区接触用金属连通起来，称为合并接触。为了工艺上按比例缩小或版图编辑的需要，合并接触采用图4.9（a）所示的分离式接触结构，而不采用图4.9（b）的合并长孔结构。4.3电学设计规则与布线电学设计规则给出的是由具体工艺参数抽象出的器件电学参数，是晶体管级集成电路模拟的依据。与几何设计规则一样，对于不同的工艺和不同的设计要求，电学设计规则将有所不同。通常，特定工艺会给出电学参数的最小值、典型值和最大值。上述N阱硅栅CMOS工艺的部分电学设计规则的参数名称及其意义如表4.8所示。电学设计规则还为合理选择版图布线层提供了依据。集成电路工艺为设计者提供了多层布线的手段，最常用的布线有金属、多晶硅、硅化物以及扩散区。但这些布线层的电学性能大不相同。随着器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加走线电阻和耦合电容，特别是发展到深亚微米级和纳米之后，与门延迟相比，布线延迟变得越来越不可忽略。因此，版图布线必须合理选择布线层，尽可能地避免布线层电学参数的影响。除了选择合理的布线层外，版图布线还应该注意以下几点：1）电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电流的那部分电源线和地线。集成电路的版图设计中电源线和地线多采用梳状走线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。2）禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。3）压焊点离芯片内部图形的距离应不少于20m，以避免芯片键合时，因应力而造成电路损坏。4.4晶体管的版图设计一、双极型晶体管的版图设计1、双极型集成电路版图设计的特点双极型集成电路设计中首先要考虑的问题是元器件之间的隔离。目前常用的隔离方法有PN结隔离和介质隔离，设计者可以根据不同的设计要求，选择适当的隔离方式。此外，还要注意减小寄生效应如寄生PNP管、寄生电容效应等。注意了这些问题，就可以比较顺利地完成版图设计并制造出合格的电路。根据双极型晶体管的版图特点，其版图设计的一般原则包括以下几个方面的内容：1）划分隔离区（岛）2）几何对称设计3）热对称设计4）图形尺寸选择2、双极型晶体管的图形设计版图设计工作决不能脱离工艺实际，离开工艺来谈设计是没有意义的。版图设计者的任务是在目前工艺许可的条件下，尽可能设计出各种符合要求的晶体管。集成电路中对双极型晶体管的要求主要是：（1）有一定的特征频率fT；（2）满足要求的开关时间；（3）能承受一定的电流；（4）具有较低的噪声系数；（5）具有一定的耐压。在设计电路中的某一管子时，应首先弄清该管在电路中的作用，抓住主要矛盾，设计出符合要求的管子。例如，对于逻辑电路设计，电路的输出管就应该着重考虑能承受电流，并具有较快的开关速度和较低的饱和压降；而对反相管则应着重考虑有较快的开关速度和较高的特征频率。不同的晶体管图形在集成电路中所起的作用不同，因此版图设计中一块掩模版上往往就有几种晶体管的图形。下面首先介绍一般双极型晶体管的图形及其各自的特点。1）一般双极型晶体管的设计（1）单基极条图形发射极引线孔（E）集电极引线孔（C）基极引线孔（B）隔离槽发射区基区集电区（2）双基极条图形EBC（3）马蹄形结构BCEBEC（4）梳形结构ECB2）多发射极晶体管的设计3）集成电路中的PNP管BCEECBPPPN+（a）顶视图（b）剖面图横向PNP晶体管结构圆形单发射极横向PNP管衬底PNP管剖面图二、MOS晶体管的版图设计与双极型晶体管的版图相比，一般MOS晶体管的版图设计相对简单些，典型的物理表示法包括了两个矩形。表示源极和漏极的N型扩散区表示栅极GWLDSDSDS表示源极和漏极的P型扩散区表示栅极GLWNMOS晶体管的版图PMOS晶体管的版图1）大尺寸MOS管的版图设计实际电路中，有时需要的MOS管宽度可能是几百甚至上千微米，而工艺提供的模型参数则规定了器件的尺寸范围的。为了实现大尺寸的MOS晶体管，在电路图中通过采用并联接法的一组MOS管来实现。这些MOS管工作时等效于一个沟道宽度较大的MOS管，其沟道宽度等于所有单个MOS管沟道宽度的总和。栅极G漏极D源极S大尺寸MOS管的版图一般也采用并联结构，或称作梳状栅结构，并且相邻的MOS管共用源区或漏区。这种版图并联结构不但减小了版图面积而且减小了源端和漏端的耗尽层电容.漏极D/源极S源极S/漏极D栅极G漏极D/源极S源极S/漏极D栅极G4叉指MOS管3叉指MOS管漏极D/源极S栅极G源极S/漏极D漏极D/源极S折叠式梳状栅MOS管版图示意对于大尺寸器件还可以采用折叠的方式以减小一维方向上的尺寸。2）器件的失配问题M1M2（a）电路图（b）管子方向不对称（c）垂直对称水平栅极（d）垂直对称垂直栅极MOS差分对管的版图分布形式阴影区源漏离子注入S/DD/S（a）离子注入方向性（b）形成的不对称源漏结构倾角引起的注入阴影RRM2M1M1R12M212RRRM112M212（a）简单布局（b）同心布局两个叉指的差分对管版图总之，与分立元件电路设计相比，集成电路设计的一个显著特点在于：设计者能够充分利用集成电路特点，通过改变晶体管等元器件的图形结构和几何尺寸，设计出最合理的晶体管来满足整体电路的要求。但这要求设计者在设计版图前，首先要搞清楚电路中各个晶体管的作用，再决定采用哪种图形的晶体管。设计时，既要考虑工作电流、特征频率、最高振荡频率以及噪声等电学参数，又要兼顾光刻精度、套准精度等工艺水平，以及占用面积、电路成品率等因素。4.5九天软件下的版图编辑九天（Zeni）系统软件为IC设计者提供了交互式版图设计环境。交互式版图设计是指利用集成电路CAD版图编辑工具，通过人工参与的方式完成的电路版图设计。由于使用了交互式环境，设计者可以根据所设计电路的各种性能要求，对图形反复进行布置和连线，达到较佳的布局效果，从而最大限度地利用芯片面积、提高成品率，因而广泛应用于全定制集成电路的版图设计中。一、版图设计前的准备通常，集成电路制造厂为设计者提供了特定工艺的数据包，或称作工艺设计套件（PDK：ProcessDesignKits）。设计套件主要包括了该工艺条件下的一组文件：用于定义版图工艺层信息的工艺文件；用于版图验证的各种验证文件；用于电路仿真的器件模型文件；集成电路版图设计是以工艺为基础的，因此版图设计前要根据工艺提供的信息做好准备工作。1）建立工艺文件首先要建立版图的工艺文件，确定该工艺版图的工艺层信息，例如对应各层掩膜版的层号、工艺层名称，各层的图案和颜色，以及用于版图器件提取的标识层的名称、图案以及颜色等。工艺文件中最重要的就是每层的层号（Level或Number）。同一个工艺，其工艺层的颜色、图案甚至名称可以改变，但每层的层号却是唯一的。建立工艺文件界面示意图2）建立版图数据库Zeni4DM集成环境下，通过NewLibrary（新建库命令）建立新的数据库。3）设置全局参数在新建的版图库中开始编辑一个版图单元时，往往需要首先设置好版图设计所必须的一些全局参数，如版图的最大、最小显示格点，命令菜单对话框的弹出方式等。其中，版图设计的最小尺寸或分辨率设置应该根据使用工艺能达到的分辨来合理设置。对于深亚微米的版图设计，版图分辨率设置与制造工艺分辨率的不一致，有可能引起整个电路失效。因此，版图设计前要了解工艺水平，合理设置版图格点和尺寸分辨率。二、层次化的版图设计随着集成电路电路复杂性和集成度的日益增加，即使是一个很有经验的版图设计师，要直接对整个芯片进行交互版图设计也是非常困难的，有时甚至是不可能的。因而，在实际利用交互式版图设计方法时，往往采用层次式设计方法：将整个芯片版图划分成若干块(一般按功能划分)；先对每—块进行版图设计，每一块设计完成之后可作为宏模块；然后在此基础上通过调用宏模块进行高一级的交互式设计，直至整个芯片版图的完成。层次化版图设计方法的好处是：底层单元的任何改动，都会通过层级关系，自动地将改动传递到使用该子单元的更高层级单元中；由于可以使用轮廓图显示，加快了版图显示刷新的速度。不可取的多个接触单元版图设计方法－多次使用复制命令层次化设