您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 项目/工程管理 > CHECKLIST--EE原理图设计检查
OKNG1234567891011121314151617181920确认电感封装,核对饱和电流是否满足电路需求。电感封装越大,过电流能力越强,电感的饱和电流应该大于电路的OCP电流。核对LDO的最大压差是否满足SPEC要求(input&output)确认补偿线路,保证足够的穿越频率,以及相位裕度。第一次画power原理图要加上GAP,方便调试。(所有Power的Enable信号可以预留一个Gap,方便Power调试)有些模块线路copy过来后,需要注意AGND属性要更改,最好能赋予net名字,比如经常会遇到两个P1V1的AGND起的名字一样。相数是否足够,能提供足够大的电流、功率給CPU,Chipset等OutputECAP的ESR是否足够小PWM单相频率范围是200K-600K;集成MOS的可以达到1MHzInputECAP的Ripplecurrent(参考2700mA)所有用在12V电源上的Ecap耐压值=16VH-SideMOSFET要选择导通速度快的L-SideMOSFET要选择Rds(on)低的单相PWMdriver的BOOTPin与phase端接0.1uF电容.核对BOOT电容,是否耐压值为50VFeedback电路设置是否准确GND和AGND电路要分开,但最后要通过一点进行连接。如果是chipset的AGND电流很大,可直接与GND相连,不需要连接0OHM,否则通流不够。PWROK的Pullhigh要用本身的power去做。MLCC电容耐压值至少要按照2倍选择一、PowerSCHItemNumber检查项目DesignerCheck确保所有的电源转换模块OCP/OVP点设定正确EE原理图设计CheckList-Jack单板上同一电源和地名称要统一Linearmode的损耗P=Δv*i,一般,1颗LDO可承受的功率损耗Pmax*Junction=器件Temp,保证器件temp与环境Temp之和小于MOS的最大工作温度的80%。H-sideGate上预留0ohm电阻.OKNG12345678910111213141516171819设计人员提供的逻辑需求要避免竞争和冒险,即用CPLD输出的信号做其他逻辑的输入判定有支持I2C的设计需求,要事先规划好系统I2C拓扑,在芯片选型时要考虑预留逻辑空间。(BMC如果I2C资源够用,CPLD单独占用一组I2C总线)在原理设计期间必须向CPLD编程人员提供规范的CPLD需求文件在CPLD需求文件必须指定每个管脚的输入和输出状态。FPGA的MGTBank如果不用时,RX信号需要接地处理。确认输入输出的逻辑电平是否正确XilinxCPLD的Reset信号一定确保在P3V3_Stby电有效后CPLD的时钟信号一定要是Standby的空余的没有使用的GPIOPin接到LED上,一般3-4个LED即可。ItemNumber检查项目二、FPGA/CPLD为确认CPLD代码版本,需要3个GPIO连接至LED以区别代码版本在各板卡CPLD之间,CPLD与BMC之间,CPLD与ICH或SIO之间尽量预留一些GPIO尽可能的少用时序逻辑,多使用组合逻辑,尽可能用简单逻辑代替复杂逻辑CPLDcore电和IO电时序,一般要求core电要早于IO电,否则,输出信号需要加pulllow电阻一般CPLD会有多个时钟域,因此,需要将所有时钟频率的大小告知程序编写人员对于同一功能的GPIO尽量只选用同一个Pin(Reset信号除外)DesignerCheckCPLD的GPIO信号Pin一般都是Stby电,当与其它IC信号连接时,要注意IC的信号Pin是否为Stby电,如不是,需注意漏电问题。CPLD的GPIO信号作为OutputPin控制时序时,需要将此Pin通过4.7K至10K电阻做Pulldown处理CPLD的JTAG接口需要连至Header上,注意Header的Pin脚定义符合烧录器要求,JTAG信号预留ESD保护电路。不同bank的电平跟这个bank的VCCIO电平有关FPGA外接ROM时,需在原理图里面标注1,2,3顺序(顺序不对会出现烧录不了的问题)OKNG123456OKNG123OKNG123456每一个SMbus链路所有SMbusAddress不能相同,即使通过电子开关链路,也要保证地址不同。按照标准的SATA接口设计,5V和12V都需要接好DesignerCheckOvercurrent信号要连到给USB供电的5V电源上,并且要分压;如果不用此信号,要通过8.2kΩ-10kΩpullhigh到VccSus3_3上每对差分信号线上要串commonchock或0ohm要有防静电的线路设计SMbus网络上是否有设计Levelshift线路检查项目I2Cclockanddatapullhigh,如果走线较长,需要在每个分支或信号前端后端各加Pullhigh。PCA95XX系列的两端负载能力各为400pf(可以当做I2CRepeater使用)sata供电5V需要放足够大(一般要求大于270UF)电容,防止电压drop足够的bypassE-cap(usually100uF)应该靠近USBheader来防止voltagedroop.电流按1A/Port计算三、USBItemNumber检查项目DesignerCheckDesignerCheck五、SmbusItemNumber检查项目SMbusaddress是否设定正确需要考虑USB设备电流倒灌到主板,确认是否需要添加switchP3V3的SMbus和P3V3_stby的SMbus由于电压差为零,因此做Levelshift时,要选用PCA9517,不要选用PCA9509.SATAAC耦合电容容值0.01ufSMbus链路上在同一时刻只有一个Master设备,其它为Slave设备四、SATAUSBPort0和Port6可以作为BIOSDebug接口,因此建议此信号一定要连到方便使用的接口上ItemNumber7OKNG12346789101112131415OKNG12尽量能够统一为焊接器件或压接器件注意管脚长度的选择在进入layout布局之前务必提供各连接器位置顺序图SMD连接器选择时,其上面要有一个平面,便于工程的高速机吸嘴吸取不易脱落。Packing优先选择盘装,不用管状的。作为一个由两个连接器拼成的接口,需选择同一厂商,同一类型连接器连接器选型时尽可能选择通用的物料(两家以上Source的),保证一定的可替代性七、VGAVGAOUTPUTR.G.BHSYNC,VSYNC需要有保护二极体;HSYNC,VSYNC电平转换建议用IC来实现根据板厚来确定是否可以选用焊接件和压接器件确认connector在PCB上的Pin定义方式检查项目六、Connector(All)ItemNumber高速连接器的带宽要按照1.5-2倍选择高速信号连接器,定义信号时,注意TX,RX在连接器上的分布,避免TX/RX混在一起(避免crosstalk)一般连接器应注意母端有长短针,因此需母端定义电源和GND22or33ohmdampingresisterisinserieswithVSYNC/HSYNCPCA9517的B-Side不能与在一起,否则会引起输出波形震荡。ItemNumberDesignerCheck检查项目两块对插板connector的对应Pin脚信号定义是否一致,对于多块单板互连,需要确认对应连接器的物理位置是否正确。连接器选型时需要考虑PCB的厚径比(不能超过10:1)DesignerCheck高速信号连接器,高速信号周围的GNDPin一定接地34OKNG1234567891011所有Clockgen和ClockBuffer的SMbus接口Pullhigh的电压应与IC的供电一致CK410B+和DB1900,DB1200,DB800的时钟信号需要串33ohm的电阻,同时加49.9ohm的对地电阻(100ohm);串27ohm的电阻,同时加42.2ohm的对地电阻(85ohm)Crystal外接电容的容值选择Ce=2*CL-(Cs+Ci)CL=Specifiedcrystalcapacitiveload,(20pf)Cs=PCBtracecapacitance(2.8-10pf)Ci=CK505pincapacitance(3-6pf)根据实际情况要做一些微调。当晶振或clockbuffer输出的电平和IC需要的电平不一致时需要加AC耦合和阻抗匹配电路,同时要注意SWING和CROSSPOINT设置是否正确。IfCRTI2Cbussignallevel-shiftcircuitisused,checkifthevoltagelevelandqualitywithdifferentmonitorsatbothsides.ItemNumber注意Ossilater的clock信号输出电平,如果是LVPECL,外部需要加对地150ohm电阻DesignerCheckclocksignal(除differentialSignal外),要预留可调节EMI的电容位置,一般为10pF.CK410B+的FS_B和FS_C是MultiFunctionPin,并且是三态输入Pin,如果电压2.0V将进入TestMode,电压2.0V作为clock的选择PinDB800,DB1200和DB1900给CPU提供clock时,需将HIGH_BW#设Low;提供100Mhz的时钟时,需将HIGH_BW#设High检查项目PCI-E2.0slot的clocksignal建议与控制芯片(CPU/IOH等)同源。当Clockgen或ClockBuffer使用SYS供电时,应注意网卡、CPLD等芯片的时钟信号是否需要单独的时钟源R,G,B信号线在发送端和接收端都要有150ohm对GND电阻,或者只在接受端加75ohm对地电阻,另外信号RGB信号需要添加pi型滤波电路。DB800/1200/1900的OE_INV(Pin40)是控制信号OE,PD#,DIF_STOP#的StrapPin,线路是否符合这些信号的有效方式。八、ClockOKNG12345678910OKNG1234567为确保Reset信号上升时间足够好,只可加pf级以下的电容一个RESETpin最多只可以同时接4个Device确认reset是在上电稳定之后有效关于RJ45接头中的LED,建议Symbol中能体现出二极管的极性,注意State和ACT两个信号的接法IDERESETsignal需要为5VLevel,注意LevelShift。如果将reset信号定为opendrain时,则要外部Pullhigh;但更多时候建议使用pushpull。PCI-ESlotresetsignal不建议与onboarddeviceresetsignal共用注意不同颜色LED指示内容(Active/Link/Speed)是否和产品需求、机构丝印一致在使用多PortRJ45/SFP/SFP+时,注意LED和端口的对应关系。Layout过程中调线时,尤其注意不仅要调整总线,对应的LED也要调整注意千兆网络和百兆网络设计的区别,有些RJ45只支持10/1000M如果是交换机线路,需注意在每一个管理bus(MDC/MDIO)上的PHY的地址不能一样。检查项目确认PHY芯片与RJ45之间是否需要终端匹配电阻九、Lan在两个网口对接时注意网线3和6这两跟线的线序选择RJ45时要注意内部的组成结构(1-2,3-6,4-5,7-8)ItemNumberDesignerCheckDesignerCheck十、ResetMAC和PHY之前是否需要终端匹配电路。Reset线路需注意电平是否跟芯片要求的一致,如3.3V还是2.5V。ItemNumber检查项目RJ45(包含Tansformer)的抽头电压要依据网卡的参考设计OKNG123456OKNG1OKNG1OKNG12十二、PCIItemNumber检查项目对于HWMonitor一些模拟管脚可复
本文标题:CHECKLIST--EE原理图设计检查
链接地址:https://www.777doc.com/doc-4138790 .html