第3章 集成电路版图设计基础

国际微电子中心集成电路设计原理2020/3/4韩良1第三章集成电路版图设计基础集成电路版图就是在一定的工艺条件下，依据相关的设计规则，按照集成电路功能和性能要求，设计出包含电路中每个器件的图形结构、尺寸，以及器件相互间的位置、连接等物理信息的一套多层次的几何图形。国际微电子中心集成电路设计原理2020/3/4韩良2§3-1版图设计规则设计规则与厂家的技术水平和设备条件密切相关，它不是正确与不正确实现集成电路的严格界限，但是由于它包含了一定的工艺容差，遵循它进行版图设计可以保证集成电路高概率地正确实现。国际微电子中心集成电路设计原理2020/3/4韩良33.1.1工艺层集成电路版图是依照一定工艺层绘制的，工艺层通常是设计者为了方便版图绘制和验证而定义的抽象工艺层，与芯片制造时用的光刻掩膜不是一一对应，但是可以说它是电路转换成芯片时所必需的光刻掩膜图形的抽象定义。Metal金属6IOAI/O区7Contact引线孔5Poly多晶4PPPplus3Active有源区2NwellN阱1图层标识字符定义工艺层序号Metal金属6PAD压焊点7Contact引线孔5NE发射区4PB基区3Island隔离岛2NB埋层1图层标识字符定义工艺层序号数据保存和处理时与图形的直观性（颜色、线形、填充）无关国际微电子中心集成电路设计原理2020/3/4韩良43.1.2几何设计规则（1）几何设计规则的种类m规则：以m为单位的设计规则是一种绝对单位，适合于一种特定工艺。规则：以为单位的设计规则是一种相对单位，是基于等比例缩小原理提出的，适合于一种系列工艺.值的重新定义可方便地实现适合系列工艺中任一种工艺的版图，节省芯片开发时间，但是对所有尺寸进行线性缩放后的规则不能完全代表实际工艺水准，会以设计尺寸加大为代价。国际微电子中心集成电路设计原理2020/3/4韩良53.1.2几何设计规则（2）几何图形的最小宽度宽度是指一个封闭几何图形自身内边与边之间的距离。最小宽度是指在保证质量的前提下工艺所能加工出的图形最小宽度。例如：发射区扩散最小宽度隔离扩散区的最小宽度N阱最小宽度N+有源区最小宽度引线孔最小宽度金属最小宽度等。国际微电子中心集成电路设计原理2020/3/4韩良63.1.2几何设计规则（3）几何图形的最小间距最小间距是指在保证质量的前提下工艺所能加工出的图形最小间距。A.同一工艺层内相邻版图图形之间的距离。例如：同层金属的间距、发射区扩散的间距、基区扩散的间距、N阱的间距、N+有源区的间距、多晶硅的间距等等。国际微电子中心集成电路设计原理2020/3/4韩良73.1.2几何设计规则（3）几何图形的最小间距B.不同工艺层相关版图图形之间的距离•N+埋层与隔离的间距•基区与隔离的间距•多晶与有源区的间距•有源区与N阱的间距等•基区包含发射区的间距•发射区包含引线孔的间距•金属包含引线孔的间距•N阱包含有源区的间距等•高阻离子注入与高参杂端头交叠的距离•多晶栅与有源区交叠的各种距离a)分离距离b)包含距离c)交叠距离国际微电子中心集成电路设计原理2020/3/4韩良83.1.2几何设计规则（4）影响几何设计规则的因素①制版能力：制版设备、掩膜版质量、操作水平等②光刻水平：光刻设备、光刻胶质量、操作水平等③介质成分、厚度以及杂质分布均匀度等④掩膜对准容差：掩膜容差、光刻对准容差（多次性）⑤横向扩散：与PN结深度有关，具有方向性⑥耗尽层宽度：与工作电压、杂质浓度有关⑦可靠性的余度：包括其它未考虑因素国际微电子中心集成电路设计原理2020/3/4韩良97-S17-E7-E7-S27-S27-S27-W2-W2-W2-W2-W1-W5-W5-W4-S34-S34-W5-E5-E3-W3-S14-S34-S21-W6-W6-W2-S6-S2-S6-E6-E3-S16-W6-S4-S35-E5-E4-S36-S3-S24-E3-S24-E4-S14-W4-W5-E5-E5-W6-W埋层N-BL隔离P+基区P发射区N+引线孔contact金属线metal钝化孔pad3.1.2几何设计规则(5)几何设计规则图示BPS1POGFPON+/P+ED2APOODPS2D2CCDCPCPCEDDCECN+POBCEGPPCOP+N+N+N+P+N+P+POPOCBBN-WellP-subP+P+(OD)FEACDGN+JIIJHNWNWPsubAABC国际微电子中心集成电路设计原理2020/3/4韩良103.1.3电学设计规则电学设计规则是由工艺参数抽象出的与器件版图设计相关的电学参数，是集成电路物理版图设计的重要依据。厂家根据工艺的容差一般给出电学参数的最小值、典型值和最大值。•材料的电阻率或薄层电阻（方块电阻）•接触电阻•PN结、导电层间或特定结构电容的单位面积电容•晶体管的增益•MOS管的阈值电压等等。国际微电子中心集成电路设计原理2020/3/4韩良113.1.4其它限定•各层金属线单位条宽允许通过最大电流的限制•各层金属及多晶最小的芯片覆盖率•dummy（虚拟）图形的约定•单位面积硅片上允许最大功耗的限制•压焊点距芯片内部图形的最小距离的限制•N阱（P型衬底）与电源（地）的欧姆接触密度•对准标志、划片间距、芯片边缘等特定单元要求。国际微电子中心集成电路设计原理2020/3/4韩良123-1思考题1.集成电路版图设计为什么非常重要？2.版图设计规则包含哪些内容？3.几何设计规则与哪些因素有关？4.版图设计中的工艺层与掩模版有什么关系？国际微电子中心集成电路设计原理2020/3/4韩良13§3-2版图布局布线集成电路版图布局设计是在器件以及单元电路版图设计完成后，解决电路中每个器件或单元在整体版图中的位置，压焊点的分布，电源线、地线以及主要信号线走向等。国际微电子中心集成电路设计原理2020/3/4韩良143.2.1隔离区划分原则双极型集成电路版图（芯片）中分成若干个隔离区（岛），岛与岛之间是电隔离的，器件设计在隔离岛中，因此器件间实现了电隔离。实际设计中并不是所有器件都要单独占据一个隔离区（岛），因为有些器件是可以共享同一个隔离区的。是否可以共享同一个隔离区关键是看器件所处的外延层区域是否可以共享。多个器件共享一个隔离区，会有效地减小芯片面积。但是，有时为了布局布线的便捷性，也可以将可以共享同一个隔离区的器件分放在不同的隔离区中。国际微电子中心集成电路设计原理2020/3/4韩良153.2.1隔离区划分原则①NPN管集电极电位不相同的NPN晶体管必须放在不同的隔离区，而集电极电位相同的NPN晶体管可以放在同一个隔离区内。T1T2EBC国际微电子中心集成电路设计原理2020/3/4韩良163.2.1隔离区划分原则②PNP管基极电位不相同的PNP晶体管必须放在不同的隔离区，而基极电位相同的PNP晶体管可以放在同一个隔离区内。T1IrIoVccT2IoIrVcc国际微电子中心集成电路设计原理2020/3/4韩良173.2.1隔离区划分原则③NPN与PNP如果NPN晶体管集电极电位和横向PNP晶体管的基极电位相同，它们可以放在同一个隔离区内。国际微电子中心集成电路设计原理2020/3/4韩良183.2.1隔离区划分原则④电阻多数电阻原则上都可以放在同一个隔离区内，只要保证它们之间实现电隔离。GNDVDD国际微电子中心集成电路设计原理2020/3/4韩良193.2.1隔离区划分原则⑤基区扩散电阻与晶体管•基区扩散电阻两端电位不高于NPN晶体管集电极电位时，可与NPN晶体管同放一个隔离区内；•基区扩散电阻两端电位不高于横向PNP晶体管基极电位时，可与横向PNP晶体管同放一个隔离区内。国际微电子中心集成电路设计原理2020/3/4韩良203.2.1隔离区划分原则⑥其它•二极管及其它有源器件以及特殊结构电阻、电容可根据具体结构和电隔离原则来划分隔离区。国际微电子中心集成电路设计原理2020/3/4韩良213.2.2阱区划分原则以N阱CMOS集成电路为例：•原则上所有衬底电位相同的PMOS管都可以放在同一个N阱内，衬底电位不相同的PMOS管不能放在同一个N阱内。VccNM3AI1I2NM2OUTPM1PM2PM3PM4NM1PM1、PM2的衬底接电源，PM3、PM4的衬底接A节点，因此PM1~PM4不能同阱，而PM1和PM2可以同阱，PM3和PM4可以同阱.国际微电子中心集成电路设计原理2020/3/4韩良223.2.2阱区划分原则•原则上所有PMOS（NMOS）管可以放在同一个N（P）阱中。但是，通常根据布局布线的需要可以灵活划分多个N阱，避免同类器件过于集中影响布线。•其它类型器件是否需要设立独立的阱，可以参照电隔离原则确定。国际微电子中心集成电路设计原理2020/3/4韩良233.2.3压焊点的排布（1）排布形状：压焊点是芯片与封装管腿相连接用的输入/输出端口（I/O），一般分布在芯片四周。•I/O较少时通常采用嵌入式（embed）•I/O较多时通常采用环绕式排方式（in-line）•I/O很多时通常采用双环错列方式（staggered）国际微电子中心集成电路设计原理2020/3/4韩良24（2）排布顺序：•由系统特定用途给定或用户给定：这种情况不能改变压焊点的排列顺序，需要在单元布局时适当考虑与压焊点间的便捷连接，减小连线面积和减小信号延迟和串扰。•由设计者自己决定：这种情况下不仅需要考虑单元与压焊点间的便捷连接，而且还要考虑压焊点间的串扰问题、测试和应用的方便性等等。对规模较大的芯片还要适当增加电源/地的压焊点数目。14712345681011123.2.3压焊点的排布国际微电子中心集成电路设计原理2020/3/4韩良253.2.4整体布局（1）主、次要单元的区分•看它们对整体电路性能的影响程度，如噪声、速度、对称性、热场分布等等。•看它们对整体电路的版图面积、版图布局的影响程度。•主、次要单元具有一定的相对性。根据单元的主次要关系进行整体布局国际微电子中心集成电路设计原理2020/3/4韩良263.2.4整体布局（2）整体结构布局•首先考虑主要单元的位置，再以主要单元为核心安排次主要单元和次要单元，次要单元尺寸依据它的相关主要单元进行调整。•同时考虑I/O排布要求，电源线、地线以及主要信号线走向。ALUROMPLA寄存器组地址加法器译码控制加法控制地址寄存器其它控制电路数据输入/输出电路控制电路存储阵列行地址译码行地址译码国际微电子中心集成电路设计原理2020/3/4韩良273.2.4整体布局（3）内布局及分层次布局•最后从最小的子单元开始设计，这就是自上而下分层布局-自下而上版图设计的设计方法。•完成芯片版图顶层布局结构设计后，每个单元的外部信息如输入/输出信号线位置、负载等已确定，依据这些信息进行每个单元的内部布局。ALUROMPLA寄存器组地址加法器译码控制加法控制地址寄存器其它控制电路•如果单元电路仍然较大或复杂，需要将每个单元再划分成多个子单元，再按主次关系进行布局设计。数据输出电路控制电路存储阵列行地址译码行地址译码国际微电子中心集成电路设计原理2020/3/4韩良283.2.5布线层•金属层的寄生电阻、寄生电容最小，是布线的主体。电源/地线和主要信号线原则上应采用金属层•多晶硅层的寄生电阻较大，寄生电容也比金属的大，一般作为MOS管的栅极和较短的布线。•扩散层的寄生电阻、寄生电容都较大，而且有PN结漏电，会增加电路功耗。所以很少用扩散区布线，一般是相邻扩散区之间的自连接。国际微电子中心集成电路设计原理2020/3/4韩良293.2.6布线策略（1）原则上尽量采用金属层布线，而且通过合理布局缩短连线，有利于减小寄生电阻电容，提高速度、降低功耗，尤其是采用顶层金属。（2）电源/地线、关键信号线以及长信号线应避免采用多晶硅层和扩散层走线。（4）多晶层布线不能与扩散层布线交叉（3）顶层金属较厚，单位条宽允许流过的电流大，有利于减小布线宽度。（也可以采用多层金属并联）国际微电子中心集成电路设计原理2020/3/4韩良303.2.6布线策略（5）芯片