第2章-TMS320C55x的硬件结构

本章主要内容TMS320C55x的总体结构封装和引脚功能CPU寄存器存储空间和I/O空间堆栈操作中断和复位操作第2章TMS320C55x的硬件结构2.1TMS320C55x的总体结构C55x芯片由CPU、存储空间、片内外设组成不同芯片体系结构相同，具有相同的CPU，片上存储器和外围电路配置有所不同McBSPRTCI2CMMC/SDMcBSPWDOGTIMERA/DGPIOTIMERMcBSPMMC/SDDPLLUSBPLLUSBROM32KW电源控制内部存储器接口SARAM96KWDARAM32KWDMA控制器EHPIGPIOA程序流单元(Punit)地址-数据流单元（Aunit）数据运算单元(Dunit)指令缓冲单元（Iunit）C55xCPU中断控制仿真控制SDRAM控制信号异步存储器控制信号通用地址和数据信号666227/82/47545/4732外设总线引脚的数量视不同封装而定数据读地址总线B[BAB]（24）数据读数据总线B[BB]（16）程序读地址总线PAB（24）程序读数据总线PB（32）数据读地址总线C[CAB]（24）数据读数据总线C[CB]（16）数据读数据总线C[CB]（16）数据读数据总线D[DB]（16）数据写地址总线E[EAB]（24）数据写数据总线E[EB]（16）数据写数据总线E[EB]（16）数据写数据总线F[FB]（16）图2-1TMS320VC5509A框图CPU存储空间片内总线片内外设2.1.1C55xCPU结构读数据的数据总线BB,CB,DB（每组16位)读程序的数据总线PB（每组32位)读数据的地址总线BAB,CAB,DAB（每组24位)M单元I单元P单元A单元D单元写数据的地址总线EAB,FAB（每组24位)写数据的数据总线EB,FB（每组16位)CPU外部数据总线外部程序总线读程序的地址总线PAB（每组24位)存储器接口单元（M单元）内部数据流、指令流接口管理所有来自CPU、数据空间或I/O空间的数据和指令负责CPU和数据空间以及CPU和I/O空间的数据传输memoryinstruction指令缓冲单元（I单元）程序读数据总线PB（4字节代码)M单元指令缓冲队列（64字节)指令解码器P单元A单元D单元I单元图2-3I单元结构框图组成:32×16位指令缓冲队列;指令解码器。功能:接收程序代码并放入指令缓冲队列;由指令译码器解释指令，再把指令流传给其它的工作单元程序流单元（P单元）图2-4P单元结构框图数据读数据总线CB,DB(每组16位数据)M单元程序地址产生器和程序控制逻辑P单元寄存器I单元A单元D单元数据写数据总线EB,FB(每组16位数据)程序读地址总线PAB(24位地址)P单元组成:程序地址发生器;程序控制逻辑功能:产生所有程序空间地址，并送到PAB总线program地址数据流单元（A单元）图2-5A单元结构框图数据读数据总线CB，DB（每组16位数据)M单元数据地址产生器单元（DAGEN）A单元寄存器A单元ALUD单元P单元数据写数据总线EB，FB（每组16位数据)I单元数据写地址总线EAB,FAB（每组24位地址)数据读地址总线BAB,CAB，DAB（每组24位地址)A单元address功能:产生读/写数据空间地址，并送到BAB、CAB、DAB总线数据计算单元（D单元）图2-6D单元结构框图数据读数据总线BB,CB,DB（每组16位数据)数据写数据总线EB,FB（每组16位数据)M单元I单元D单元寄存器D单元ALU移位器两个MACA单元P单元D单元data组成:1个40位的筒形移位寄存器（barrelshifter）;2个乘加单元（MAC）;1个40位的ALU;若干寄存器。功能:CPU中最主要的部分，是主要的数据处理部件2.1.2C55x存储器配置存储空间支持的存储器类型特点片内存储空间共有320KB（160K字）;外部存储空间共有16MB（8M字）异步SRAM、EPROM；同步DRAM；同步突发SRAM采用统一的程序/数据存储空间;I/O空间与程序/数据空间分开存储器5501550255035506550755095510ROM(KB)32326464646432RAM(KB)326464128128256320表2-1C55x片内存储器配置2.1.3C55x外设配置模数转换器（ADC）可编程数字锁相环时钟发生器（DPLL）外部存储器接口（EMIF）直接存储器访问控制器（DMA）多通道串行缓冲口（McBSP）10位，用于采集电压、面板旋钮的输入值VC5509A的时钟频率可达200MHz，最小机器周期为5ns可以实现与各种存储器件无缝连接在无CPU涉入的情况下，允许数据在内部存储器和外部存储器、增强型主机接口(EHPI)之间传输为全双工串口，VC5509设有3个McBSP增强型主机接口（EHPI）2个16位的通用定时/计数器8个可配置的通用I/O引脚（GPIO）实时时钟（RealTimeClock，RTC）看门狗定时器（WatchdogTimer）USB为16位并行接口，用于提供主处理器对DSP的存储器的访问提供一个时间参考，并能产生基于时间的报警来中断DSP可以在软件陷入循环又没有受控退出的情况下，防止系统死锁目前VC5506、VC5507、VC5509各提供了1个USB接口表2-2C55x片内外设配置外设或存储器5501550255035506550755095510模数转换器（ADC）2/42/4带DPLL的时钟产生器APLLAPLLDPLLD&APLLD&APLLDPLLDPLL存储器直接访问控制器（DMA）1111111外部存储器接口（EMIF）1111111主机接口（HPI）111111指令缓存16KB16KB24KB内部集成电路（I2C）模块111111多通道缓冲串行接口（McBSP）2333333多媒体卡/SD卡控制器2电源管理/节电（IDLE）配置1111111实时时钟（RTC）1111通用定时器2222222看门狗定时器111111通用异步接收器/转换器（UARTb）11通用串行总线（USB）模块1112.2C55x的封装和引脚功能不同C55x芯片通常有不同封装为满足不同用途需求，C55x同一个芯片也往往有多种封装本节以TMS320VC5509APGE封装为例讲述引脚配置及功能只给出VC5509APGE引脚的定义和简要描述，详细描述请参考文献图2-7TMS320VC5509A的封装(a)179脚BGA封装(底视图)(b)144脚PGE封装(顶视图)引脚信号定义与描述并行总线引脚初始化、中断和复位引脚位输入/输出信号振荡器/时钟信号实时时钟I2C总线McBSP接口USB接口A/D接口测试/仿真引脚电源引脚1.并行总线引脚A[13:0]C55x内核的并行地址总线A13～A0的外部引脚。D[15:0]C55x内核的并行双向数据总线D15～D03种功能：HPI地址线HPI.HA[13:0]EMIF地址总线EMIF.A[13:0]通用输入输出GPIO.A[13:0]2种功能：EMIF数据总线EMIF.D[15:0]HPI数据总线HPI.HD[15:0]C0：EMIF异步存储器读选通(EMIF.)或通用输入输出口8(GPIO.8)C1：EMIF异步输出使能（EMIF.）或HPI中断输出（HPI.）C2：EMIF异步存储器写选通(EMIF.)或HPI读/写(HPI.)C3：EMIF数据输入准备就绪(EMIF.ARDY）或HPI输出准备就绪(HPI.HRDY)AREAOEHINTAWEHRC[14:0]C4：存储空间CE0的EMIF片选信号(EMIF.)或通用输入输出口9(GPIO.9)C5：存储空间CE1的EMIF片选信号(EMIF.)或通用输入输出口10(GPIO.10)C6：存储空间CE2的EMIF片选信号(EMIF.)或HPI访问控制信号0(HPI.HCNTL0)C7:存储空间CE3的EMIF片选信号(EMIF.)或通用输入输出口11(GPIO.11)或HPI访问控制信号1(HPI.HCNTL1)CE0CE1CE2CE3C8:EMIF字节使能控制0(EMIF.)或HPI字节辨识(HPI.)C9:EMIF字节使能控制1(EMIF.)或HPI字节辨识(HPI.)BE0HBE0BE1HBE1C11:EMIFSDRAM列选通信号(EMIF.)或HPI片选输入信号(HPI.)C12:EMIFSDRAM写使能信号(EMIF.)或HPI数据选通信号1(HPI.)C13:SDRAMA10地址线(EMIF.SDA10)或通用输入输出口13(GPIO.13)C14：SDRAM存储器时钟信号(EMIF.CLKMEM)或HPI数据选通信号2(HPI.)SDCASHCSHDS2SDWEHDS1C10:EMIFSDRAM行选通信号(EMIF.)或HPI地址选通信号(HPI.)或通用输入输出口12(GPIO.12)SDRASHAS2.初始化、中断和复位引脚INT[4:0]外部中断请求信号；为可屏蔽中断，并且可由中断使能寄存器(IER)和中断方式位屏蔽；可以通过中断标志寄存器(IFR)进行查询和复位RESET复位信号，低电平有效；3.位输入/输出信号GPIO[7:6,4:0]XF可以配置为输入口或输出口；当配置为输出引脚时，可以单独置位或者复位；在复位时，被配置为输入引脚；复位完成后，bootloader根据GPIO[3:0]电平决定启动方式。为输出信号，用于配置其它处理器的复用状态或者作为通用输出引脚；4.振荡器/时钟信号CLKOUTX2/CLKINX1TIN/TOUT0时钟输出引脚；CLKOUT周期为CPU的机器周期时钟振荡器输入引脚；若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚接外部时钟输入。由内部系统振荡器到晶体的输出引脚定时器T0输入/输出；当作为定时器T0的输出时,计数器减少到0，TIN/TOUT0信号输出一个脉冲或者状态发生改变；当作为输入时，TIN/TOUT0为内部定时器模块提供时钟；复位时，此引脚配置为输入引脚。☼只有定时器0信号可以输出。定时器T1信号不能提供输出。5.实时时钟RTCINX1实时时钟振荡器输入。RTCINX2实时时钟振荡器输出。6.I2C总线SDAI2C(双向)数据信号复位时，此引脚处于高阻状态。SCLI2C(双向)时钟信号复位时，此引脚处于高阻状态。7.McBSP接口VC5509A共有3个McBSP接口，其中McBSP1与McBSP2为多功能口。CLKR0DR0FSR0CLKX0DX0FSX0McBSP0串行接收器的串行接收时钟McBSP0数据接收信号McBSP0接收帧同步信号，初始化DR0的数据接收McBSP0发送时钟信号McBSP0数据发送信号。McBSP0发送帧同步信号，初始化DX0的数据发送。S10S11S12S13S14S15McBSP1接收时钟信号或者MMC/SD1的命令/响应信号;复位时被配置为McBSP1.CLKRMcBSP1数据接收信号或者SD1的数据信号1;复位时被配置为McBSP1.DRMcBSP1接收帧同步信号或者SD1的数据信号2;复位时被配置为McBSP1.FSRMcBSP1数据发送信号或者MMC/SD1串行时钟信号;复位时被配置为McBSP1.DXMcBSP1发送时钟信号或MMC/SD1数据信号0;复位时被配置为McBSP1.CLKXMcBSP1发送帧同步信号或者SD1数据信号3;复位时被配置为McBSP1.FSXS20S21S22S23S24S25McBSP2接收时钟信号或者MMC/SD2的命令/响应信号;复位时被配置为McBSP2.CLKRMcBSP2数据接收信号或者SD2的数据信号1;复位时被配置为McBSP2.DRMcBSP2接收帧同步信号或者SD2的数据信号2;复位时被配置为Mc