您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 商业计划书 > 2017年度下半年(数字逻辑)作业
2017年度下半年《数字逻辑》作业1、将(29.25)10转换成二进制数,写出转换演算过程。解:∴(29)10=1110122723212余1=a00142余0=a1余1=a2余1=a3余1=a4数制间的转换练习(0.25)10×2=0.5整数=0=a-1MSB0.510×2=1.0整数=1=a-2LSB即(0.25)10=(0.01)2由上两题可得(29.25)10=(11101.01)22、详细写出组合逻辑电路的分析步骤?组合逻辑电路的设计步骤?解:分析步骤:1.根据给定的逻辑图,从输入到输出逐级写出逻辑函数式;2.用公式法或卡诺图发化简逻辑函数;3由已化简的输出函数表达式列出真值表;4从逻辑表达式或从真值表概括出组合电路的逻辑功能.设计步骤:1仔细分析设计要求,确定输入、输出变量.2对输入和输出变量赋予0、1值,并根据输入输出之间的因果关系,列出输入输出对应关系表,即真值表.3根据真值表填卡诺图,写输出逻辑函数表达式的适当形式.4画出逻辑电路图.并测试逻辑功能3、试设计一个裁判表决器。假设在某举重比赛场上有三位裁判官,其中有一位主判官,两位副判官,当运动员举重完成后,由判官按下自己面前的按钮来决定该运动员这一把是否成功。若有两位或两位以上判官通过(其中一位必须是主判官),则表明这位运动员这一把成功。现试用逻辑电路来完成该表决器。解:一、确定输入、输出变量①输入变量:A、B、C―――→三名评判员(其中A为主评判员)②输出变量:Y―――→灯③用正逻辑表示:A=1,表示同意,A=0表示判不同意;B=1,表示同意,B=0表示判不同意;C=1,表示同意,C=0表示判不同意.Y=1,表示灯亮,Y=0表示灯不亮.二、列出真值表输入变量输出变量ABCY00000010010001101000101111011111三、写出函数表达式并化简1、根据真值表写出函数表达式——Y=ABC+ABC+ABC2、对表达式进行化简可能出现的结果:Y=AB+ACY=A(B+C)四、画逻辑电路图根据化简的表达式画出对应的逻辑电路图.4、用卡诺图法化简函数:F(A,B,C,D)=)15,13,11,7,5,4,3,0(m。解:1.画卡诺图2.填最小项3.圈图,写答案F=BD+CD+A'C'D'5.分析图所示的逻辑电路图,写出逻辑表达式并进行简化;列出其真值表。ABF解:根据逻辑图写出输出逻辑函数表达式:BABABABABBAAABBABAABBABAF)()(根据函数表达式作出真值表如表3-1所示:表3-1真值表ABF000011101110根据函数表达式和真值表可知逻辑图的功能相当于一个异或门,如果A、B相同,则F输出为0;A、B不相同时,则F输出为1。6.分析图所示的时序逻辑电路的逻辑功能,写出电路的激励方程、输出方程和次态方程。QQSETCLRDQQSETCLRDZACPD1D2时序电路图解:根据对电路的观察和电路组成的分析,该电路是米里型电路。⑴由给定电路图写出电路的激励方程21211QQADQD⑵由给定的电路图写出输出出方程21212121QQAQQAQQAQQAZ⑶由给定的电路与D触发器的特征征方程,得到电路的次态方程212121111QQADQQDQnn⑷根据上面三个方程式,可建立状态转移表,如表4-5所示。表4-5状态转移表输入APS(现态)NS(次态)输出ZnQ2nQ112nQ11nQ000010001100010110011001100111101000110010111100设状态a=nQ2nQ1=00,状态b=nQ2nQ1=01,状态c=nQ2nQ1=10,状态d=nQ2nQ1=11,则得到图4-18所示中的状态表。表中第一列为现态PS的四种可能状态;表中右边两列表示在相应的输入A和现态下,并且在CP脉冲作用下所建立的次态NS及产生的输出Z。为了更清楚地表示出时序电路的状态变化规律,根据状态表画出状态图,如图4-18中右边所示,箭头线的旁边标注表示输入/输出。由图可知,当输入A为0时,则每来一个CP脉冲,电路状态将沿着adcba的途径变化一次,且在由d变为a时产生一个1输出;反之,当输入A=1时,则每来一个CP脉冲,电路状态将沿着abcda的途径变化一次,且由a变为d时产生一个1输出。PSNSX=0X=1abcdb/0d/1c/0a/0d/0b/0a/1c/0adbc0/00/00/00/11/01/01/01/1X/Z状态表图4-18状态表和状态图⑸说明时序电路的逻辑功能。实际应用中一个逻辑电路的输入和输出都有一定的物理含义。由状态表和状态图可分析得到,当输A=0时,电路是一个加法计数器,在时钟信号CP的连续作用下,Q2Q1的数值从00到11递增。如果从Q2Q1=00状态开始加入时钟信号,则Q2Q1数值可以表示输入的时钟脉冲数目。当A=1时,电路是一个减法计数器,在连续加入时钟脉冲时,Q2Q1的数值是从11到00递减的。
本文标题:2017年度下半年(数字逻辑)作业
链接地址:https://www.777doc.com/doc-4201916 .html