数电考点总结

第一章绪论一、数字电路1、基本概念电信号：指随时间变化的电压和电流。模拟信号：在时间和幅值上都为连续的信号。数字信号：在时间和幅值上都为离散的信号。模拟电路：处理和传输模拟信号的电路。数字电路：处理和传输数字信号的电路。2、模拟电路模拟信号：时间上连续（任意时刻都有一个相对值）、数值上连续（一定范围内的任意值），如电压、电流、温度等。真实的世界都是模拟的。模拟电路：处理和传输模拟信号的电路。三极管工作在线性放大区。缺点：难度量、难保存、容易受到噪声的干扰。优点：用精确的值表示事物。3、数字电路数字信号：时间上离散（只在某些时刻有定义）、数值上离散（变量只能说有限集合的一个值，常用二进制0和1表示），n位二进制表示2n种状态，取2nN。数字电路：处理和传输数字信号的电路。可以对数字信号进行算术运算（加减乘除）和逻辑运算（与或非）。三极管工作在开关状态，即饱和区或截止区。单元电路：由门电路和触发器构成，可以构成逻辑部件。逻辑设计：根据确定的功能要求，将单元电路和逻辑部件组成系统，设计电路。4、数字电路的特点数字电路的工作信号为0和1，反映在电路上就是高电平和低电平。晶体管处于开关工作状态，抗干扰能力强，精度高。通用性强。结构简单、容易制造、便于集成和系列化生产。具有“逻辑思维能力”，能进行算术运算、逻辑运算和逻辑判断。5、数字电路的分类按功能分类（输出是否与电路原来状态有关）：组合逻辑电路、时序逻辑电路。按结构分类：TTL双极型（BJT）、CMOS单极型（FET）按集成电路规模分类：小规模集成电路SSI，MSI，LSI，VLSI，ULSI，GSI6、集成电路的发展CPU、单片机的发展---ASIC（为专门目的设计）的发展---复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA的发展第二章数制与编码一、进位计数制（高位进位、本位归0）1、用来表示数码的集合成为基（0至R-1），基数/模为R，基的整数次幂称为权2、R进制数的表示：数码012345678R-1，逢R进1，借1当R3、二进制数的特点：易实现、节省设备。1000个信息量，10进制需要30个，2进制需要20个。二、数制转换1、任意数制之间都可以进行转换2、多项式替代法（a-10），基数乘除法（10-a），混合法（a-10-b）、直接转换法3、直接转换法：二、八、十六进制之间，从小数点开始分别向左向右3位一组4、基数乘除法：整数的转换（除基取余，商零为止），小数的转换（乘积取整）5、无限位小数的精度：等精度转换（ij）、按题目要求（iR110001）三、带符号数的代码表示1、符号数：真值（在数值面前分别加“+、-”）机器数（将符号数值化，0正1负）2、原码：正数为0+数值位，负数为1+数值位。范围)12(~)12(-11nn3、反码：正数为0+数值位，负数为1+数值位取反。范围)12(~)12(-11nn4、反码的反码为原码，两数和的反码等于两数反码之和，符号位参与运算5、补码：正数为0+数值位，负数为1+取反加1。范围)12(~)2(-11nn6、补码的补码为原码，两数和的补码等于补码和，符号位参与运算，进位丢弃7、原码和反码的范围-127至-0,0至127，补码的范围-128至0至127（没有-0）8、若a、b模N同余，则在该模数系统中，a、b的值相等即为余数9、在模N的系统中，数L与N-L是一对互补的数，四、常用的一般编码1、BCD码：用四位二进制数表示一位十进制数码（0-9），包括：8421BCD码、5421BCD码、2421BCD码、余3码2、8421BCD码调整原则：有进位或出现冗余码时，加+6进行调整。3、余3码调整原则：加法运算（有进位时和数加3，无进位时和数减3）4、可靠性编码：减少错误（格雷码）、发现错误（奇偶校验码）、纠正错误（汉明码）的编码，纠错是以增加硬件为代价的。5、格雷码：任意相邻的代码只有一位二进制数不同，即汉明距离为1。循环特性：N一定时最大数的第n位为1，其余各位为0。反射特性：第n位为反射位，以第n位的0、1交界处为轴上下对称。镜像特性：一个n位的格雷码，可由n-1位格雷码加0并镜像产生步进码：汉明距离为1，左移1位的值取反进行循环6、奇偶校验码：信息位+校验位（1位）。1的个数为奇数时为奇校验码。只能检测出单个错误或奇数个错误，但不能纠错。第三章逻辑代数基础（逻辑指事物的因果性和规律性）基本概念：逻辑、逻辑学、逻辑代数、逻辑状态、逻辑变量、逻辑函数、逻辑电路一、基本逻辑运算1、与运算（逻辑乘）：决定一件事情发生的多个条件同时具备则发生，F=AB。2、或运算（逻辑加）：决定一件事情发生的多个条件中至少一个具备，F=A+B。3、非运算（逻辑非）：某件事情的发生取决于对另一事情的否定，F=-A。二、逻辑代数的基本公式和规则1、基本公式基本运算公式：数值与数值的关系、变量与数值的关系、变量与变量的关系与普通代数类似的公式：交换律、结合律、分配律A+BC=(A+B)(A+C)逻辑代数特有的公式：摩根定律、吸收律、包含律、尾部交换两种常用的运算公式：异或（变量相异为1反为0）、同或真值表证明法：检查等式两边函数的真值表是否完全相同2、逻辑代数的重要规则反演规则：与变或，或变与，0变1，1变0，原变量变反变量，运算顺序不变对偶规则：与变或，或变与，0变1，1变0，运算顺序不变，互为对偶式代入规则：将逻辑等式中的某个变量替换为逻辑函数时，等式仍然成立三、逻辑函数的化简1、逻辑函数的表达形式：函数表达式、真值表、卡诺图2、函数表达式：基本表达形式（与或式、或与式、与非与非式、或非或非式，与或非式）最小项表达式（“积”项中包含全部n个变量，原变量取1，反变量取0）3、最小项的性质：只有一组取值使mi=1,；当ij时，mimj=0；全部最小项之和等于1；n变量的最小项有n个相邻项4、最小项表达式的求法：除非号---去括号---补因子；真值表法5、以最小项之和的形式表示的函数可以转换成最大项之积的形式6、化解逻辑函数的意义：使电路简单，使用已有器件7、化解逻辑函数的方法：公式法（与或式）、卡诺图化解法（相接、相对、相重）8、多输出逻辑函数：所有表达式中不同“与项”的数目最少，总数最少第四章逻辑门电路一、逻辑门电路1、门电路：具有控制信号通过或不通过的能力的电路，具有开关的作用。理想开关特性：闭合时处于短路状态Z=0，断开时处于断路状态Z=∞。2、二极管：正偏时处于导通状态，UD=0.7V(硅管)/0.3V(锗管)，反偏时截止。动态特性：导通到截止的时间较长，为2221.0IRVI所需的时间3、三极管：截止状态：Vbe反偏，Vbc反偏；ib=ic=0；开关断开beii)1(放大状态：Vbe正偏，Vbc反偏；ic=βib；线性放大ccescccRVVi饱和状态：Vbe正偏，Vbc正偏；ibIbs；开关闭合VVces7.0静态特性：临界饱和电流由外电路RC决定，饱和系数B=ib/Ibs越大，饱和越深。动态特性：导通到截止的转换时间长，包括存储电荷消散时间和电流下降的时间。4、基本门电路：二极管与门、二极管或门、晶体管非门（反相器）、复合门。5、正逻辑：低电位为0，高电位为1；正与逻辑等价于负或逻辑。正负逻辑转换：从后往前的奇数级上，输入输出都取反，且与变或，或变与。二、TTL集成门电路（把晶体管、电阻和导线等封装在一个芯片上）1、按开关原件分类：双极型（DTL、TTL、射级耦合逻辑门ECL、集成注入逻辑门I2L）；单极型MOS型（NMOS、PMOS、CMOS互补型）。2、电路：输入级+倒相级+推挽输出级参数：VOH输出高电平，VOL输出低电平，VOFF关门电压，VON开门电压，VT门坎电平，高电平噪声容限VNH，低电平噪声容限VNL电压传输特性：截止区输出高电平---线性区匀速下降---快速下降--饱和区（0.3V）输入伏安特性：短路电流---漏电流---灌电流（前级输出低电平）---拉电流输出特性：输出为低，灌电流负载，线性慢速上升；输出为高，拉电流负载，线性下降；扇出系数（门电路输出驱动同类门的个数，一般为8）输入负载特性：R增大时，输入电压增大，输出变为低电平。悬空或接高电平。输入高输出低，输入电阻R的最小值为2K；输入低输出高，输入电阻R的最大值为0.8K。3、输入多发射极的作用：参数一致性好，缩小体积，加速转换过程推挽输出电路的作用：负载能力强，提高电路开关的速度4、性能指标：工作速度：主要取决于存储时间，通过抗饱和电路和有源泄放改进负载能力：扇出系数N=8抗干扰能力：低/高电平抗干扰能力VNL/VNH=0.4V空载功耗：截止功耗较小，导通功耗较大5、74/54系列（军品/工品/民品）：H高速；L低功耗；S抗饱和；A先进工艺6、集电极开路门（OC门）：必须接负载电阻；具有线与功能、电平转移功能三态门电路（高电平、低电平、高阻态）：用于总线连接电路、数据双向传输三、MOS集成门电路1、MOS管分类：PMOS（负电源工作），NMOS（正电源工作），CMOS互补电路2、导通条件：|VGS||VTP|=2V3、CMOS特点：静态功耗小（约10μW），允许的电源电压范围宽（3~18V），扇出系数大（N≧50），抗噪容限大（Vth=1/2VDD），速度较低（tpd=40ns）4、CMOS反相器：栅极相连作输入端，PMOS衬底接高电位，CMOS衬底接低电位5、CMOS与非门：负载管并联，驱动管串联；CMOS或非门：负载串驱动并6、CMOS双向模拟开关：由CMOS反相器和CMOS传输门（2个对称的MOS管，栅极为控制端，源级为输入端，漏极为输出端）组成，MOS管结构对称。第五章组合逻辑电路组合电路的特点（功能上输出仅与该时刻的输入有关，结构上有门电路组成）一、组合电路的分析方法：写表达式---化简变换---列真值表---功能描述二、组合电路的设计方法1、设计逻辑电路：列真值表---写表达式---化简变换---画逻辑图2、三变量表决器、射击游戏、操作码形成器、血型“输送”—“接受”三、常用集成组合逻辑电路1、全加器、编码器、译码器、数据选择器、数值比较器、奇偶校验器2、74LS283全加器（输入：加数、被加数、低位来的进位；输出：本位和、进位）3、74LS148编码器：按输出（二进制/二~十进制），按功能（一般/优先编码器）符号框：基本单元框、公共控制框、公共输出框关联标记：与G/或V/非N/互联Z/控制C/方式M/地址A/使能EN/置位S/复位R4、74LS138译码器：按功能分类（变量译码器、码制变换译码器、显示译码器）变量译码器：扩展应用、地址分配、构成数据分配器、实现逻辑函数码制变换译码器：BCD码→十进制，余3码→十进制，循环码→十进制分类：部分译码电路（伪码为无关项），完全译码电路（最小项输出）显示译码器：按显示方式（字形重迭式、分段式、点阵式）按发光物质分（半导体显示器LED、荧光数码管、液体数字显示器LCD、气体放电显示器）7段LED：74LS48共阴极（高电平点亮），74LS47共阳极（低电平点亮）5、数据选择器（输入：2n路数据和n位地址，输出1位数据）扩展应用：2片8选1→16选1，实现数据的并串转换；实现组合逻辑函数：n地址--n变量（一一对应），n地址--n+1变量（代数法，降维法）。6、数值比较器：一位数码比较、多位数码比较、集成比较器、（串联比较、并联比较、实现B码---BCD码转换）7、奇偶校验器：只能差错不能纠错；只能坚持奇数个错误的发生。四、组合逻辑电路的竞争与冒险（产生的原因：路径+时延）1、竞争：信号经不同路径到达某一点时，所用的时间不同，该时间差称为竞争。2、冒险：由于竞争使得电路产生了暂时错误输出的现象（逻辑冒险、功能冒险）。逻辑冒险（静态冒险、动态冒险），输出错误（0型错误A+A、1型错误A·A）3、判别法：代数法（某种条件法是否出现错误）和卡诺图法（相切时会产生现象）4、消除冒险：增加冗余项、增加卡诺圈、增加惯性时延环节（RC滤波器）、加选通脉