集成电路设计技术与工具(CAD)--第8章 数字集成电路晶体管级设计

第8章数字集成电路基本单元与版图8.1引言8.2设计流程8.3CMOS基本门电路及版图实现8.4数字电路标准单元库设计简介8.5焊盘输入输出单元8.1引言数字集成电路基本电路主要性能指标：（1）工作速度（延迟时间的长短）（2）集成度（占用面积的大小）（3）功耗（消耗的电源功率）（4）噪声容限等8.2设计流程晶体管级设计的一般流程：1）给定逻辑功能及指标2）晶体管级门电路实现3）电路仿真4）版图设计与验证5）流片和封装测试　物　理　设　计　　　电路设计　　　划　　分　　布图规划和布局　　　总体布线　　　　详细布线　　　设计验证版图设计过程布图设计的输入是电路的元件说明和网表，其输出是设计好的版图。通常情况下，整个布图设计可分为划分(Partition)；布图规划(Floor-planning)；布局(Placement)；布线((Routing)和压缩(Compaction)。一、划分由于一个芯片包含上千万个晶体管，加之受计算机存储空间和计算能力的限制，通常我们把整个电路划分成若干个模块，将处理问题的规模缩小。划分时要考虑的因素包括模块的大小、模块的数目和模块之间的连线数等。二、布图规划和布局布图规划是根据模块包含的器件数估计其面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。布局的任务是要确定模块在芯片上的精确位置，其目标是在保证布通的前提下使芯片面积尽可能小。三、布线布线阶段的首要目标是百分之百地完成模块间的互连，其次是在完成布线的前提下进一步优化布线结果，如提高电性能、减小通孔数等。四、压缩压缩是布线完成后的优化处理过程，它试图进一步减小芯片的面积。目前常用的有一维和二维压缩，较为成熟的是一维压缩技术。在压缩过程中必须保证版图几何图形间不违反设计规则。整个布图过程可以用图来表示，布图过程往往是一个反复迭代求解过程。必须注意布图中各个步骤算法间目标函数的一致性，前面阶段的算法要尽可能考虑到对后续阶段的影响。8.3CMOS基本门电路及版图实现8.3.1CMOS反相器（1）CMOS反相器的具体电路这是一种典型的CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配对构成，两个器件的漏极相连作为输出，栅极相连作为输入。NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的衬底与它的源极相连并接电源。（2）CMOS物理结构的剖视图n沟道晶体管是在p阱区中制作的；而P沟道晶体管是在n型衬底上制作的。两个晶体管的栅极联在一起形成输入端。（3）开关特性我们希望反相器的上升时间和下降时间近似相等，则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道宽度的n/p倍左右。ttftrtd0.9VDD+VDDt0Vi(t)Vo(t)+VDD0.1VDD0（4）功耗无论CMOS门处于这两种逻辑形态中的哪一种状态，两个MOS管中始终有一个管子是截止的。由于没有从VDD到VSS的直流通路，也没有电流流入栅极，所以，静态（稳态）电流和静态功耗PD都是0。（5）闩锁效应VDDRSIRSIB2Q2IC1IC2IB1IGQ1IRWRWVSS简化的PNPN结构等效电路一、自锁产生的条件由等效电路可见，产生自锁的基本条件有三个：1.外界因素使两个寄生三极管的EB结处于正向偏置；2.两个寄生三极管的电流放大倍数βNPNβPNP1；3.电源所提供的最大电流大于寄生可控硅导通所需要的维持流IH。二、消除自锁现象的几项措施我们可以从版图设计、测试、应用等方面采取措施，来消除自锁的发生。在版图设计时采用隔离环、伪装集极、加多电源接触孔和地接触孔的数目，加粗电源线和地线，对电源接触孔和地接触孔进行合理的布局等。消除自锁现象的几项措施（续）工艺上措施：四大措施。测试、应用上的措施：防止电源跳动；输入端加限流电阻；电源限流。•CMOS反相器的设计•CMOS反相器的版图实现CMOS基本门电路版图实现（a）垂直走向MOS管结构；（b）水平走向MOS管结构；（c）金属线从管子中间穿过的水平走向MOS管结构；（d）金属线从管子上下穿过的水平走向MOS管结构；（e）有多晶硅线穿过的垂直走向MOS管结构。8.3.2与非门和或非门电路（1）工作原理二输入与非门和二输入或非门电路如图所示，两个PMOS管并联与两个串联的NMOS管相连构成了二输入与非门，两个NMOS管并联与两个串联的PMOS相连构成了二输入或非门。（2）与非门和或非门电路的设计（3）版图实现（1）工作原理CMOS传输门采用了P管和N管对，控制信号分别控制P管和N管，使两管同时关断和开通。由于PMOS管对输入信号S高电平的传输性能好，而NMOS管对输入信号S低电平的传输性能好，从而使信号S可以获得全幅度的传送而没有电平损失。OSCCCC8.3.3CMOS传输门和开关逻辑（2）利用传输门，很容易构成一些开关逻辑。1）与或门2）异或门3）异或非门4）线或逻辑（3）版图实现8.3.4驱动电路的结构•任何一个逻辑门都有一定的驱动能力，当它所要驱动的负载超过了它的能力，就将导致速度性能的严重退化。•设计者可根据负载大小以及脉冲边沿的要求决定驱动级器件尺寸，如果驱动级尺寸很大且和前级功能电路的驱动能力不相匹配，应该在两者之间加一些缓冲级，以达到最佳匹配。驱动缓冲级的芯片照片8.3.5三态门•在微处理器结构里，往往采用公共总线结构，需要设计三态门电路，以避免总线使用的矛盾。•三态门电路可以用如图所示的常规逻辑门构成。当使能信号E为高电平时，或非门和与非门都打开，数据传至驱动管反相输出；当E为低电平时，与非门输出为高电平关闭了P管，或非门输出低电平关闭了N管，输出处于高阻态。8.4数字电路标准单元库设计简介•基本原理转换拓扑图为掩模版版图逻辑模拟、时序模拟功能定义与说明用户设计逻辑图逻辑图输入布局、布线提取布线寄生参数逻辑模拟、时序模拟芯片制造生成测试向量单元逻辑符号库单元电路功能库单元版图库工艺、电学参数单元拓扑库设计者或高级综合设计系统标准单元设计系统生产厂家•库单元设计标准单元库中的单元电路是多样化的，通常包含上百种单元电路，每种单元的描述内容都包括：（1）逻辑功能；（2）电路结构与电学参数；（3）版图与对外连接端口的位置；对于标准单元设计EDA系统而言，标准单元库应包含以下三个方面的内容：（1）逻辑单元符号库与功能单元库；（2）拓扑单元库；（3）版图单元库。8.5焊盘输入输出单元（I/OPAD）承担对外驱动、内外隔离、输入保护或其他接口功能8.5.1输入单元输入单元主要承担对内部电路的保护，一般认为外部信号的驱动能力足够大，输入单元不必具备再驱动功能。因此，输入单元的结构主要是输入保护电路。输入保护电路版图•输出单元的主要任务是提供一定的驱动能力，防止内部逻辑过负荷而损坏。•输出单元还承担了一定的逻辑功能，单元具有一定的可操作性。与输入电路相比，输出单元的电路形式比较多。1)反相输出I/OPAD反相输出就是内部信号经反相后输出。这个反相器除了完成反相的功能外，另一个主要作用是提供一定的驱动能力。8.5.2输出单元输出级芯片照片去铝后的照片在输入、输出单元中，设计重掺杂隔离环并联接到电源或地，主要目的：•吸收衬底中PN结的反向漂移电流，可抑制LATCH-UP的触发；•形成衬底的电位接触区。隔离环结构是I/O单元的一种常用版图形式。2）同相输出I/OPAD同相输出实际上就是“反相＋反相”为什么不直接从内部电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个反相器再驱动大的反相器，在同样的内部电路驱动能力下才能获得较大的外部驱动。3）三态输出I/OPAD三态输出是指单元除了可以输出“0”，“1”逻辑外，还可高阻输出，即单元具有三种输出状态。同样，三态输出的正常逻辑信号也可分为反相输出和同相输出。下图是一个同相三态输出的电路单元的结构图。4）漏极开路输出单元若要求多个集成电路的正常逻辑输出同时到总线以实现某种操作，就必须对集成电路的输出单元进行特殊的设计，以支持“线逻辑”，同时，总线也将做适当的改变。漏极开路输出单元结构就是其中的一种。下图给出了两种漏极开路结构的输出单元，其中（a）图的内部控制信号是通过反相器反相控制NMOS管工作的方式，（b）图是同相控制的方式。在许多应用场合，需要某些数据端同时具有输入、输出的功能，或者还要求单元具有高阻状态。在总线结构的电子系统中使用的集成电路常常要求这种I/OPAD。下图是一个输入、输出双向三态的I/OPAD单元电路。8.5.3输入、输出双向三态单元（I/OPAD）