DSP+FPGA系统特点与组成

随着数字信号处理器(DSP)和现场可编程门阵列器件(FPGA)的发展，采用DSP+FPGA的数字硬件系统显示出其优越性，正愈来愈得到人们重视。通用的DSP优点是通过编程可以应用到广泛的产品中，并且主流制造商生产的DSP已能满足算法控制结构复杂、运算速度高、寻址方式灵活和通信性能强大等需求。但是传统的DSP采用冯-诺依曼(VonNeumann)结构或某种类型扩展。此种结构本质上是串行的，因此遇到需处理的数据量大，对处理速度要求高，但是对运算结构相对比较简单的底层信号处理算法来说显不出优点，适合采用FPGA硬件实现。这样，采用DSP+FPGA的数字硬件系统就可以把二者优点结合一起，兼顾速度和灵活性，既满足底层信号处理要求，又满足高层信号处理要求。DSP+FPGA系统特点与组成DSP+FPGA系统最大优点是结构灵活，有较强的通用性，适合于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统容易维护和扩展，适合实时信号处理。DSP+FPGA系统的核心由DSP芯片和可重构器件FPGA组成。另外还包括一些外围的辅助电路，如存储器、先进先出(FIFO)器件及FLASHROM等。FPGA电路与DSP相连，利用DSP处理器强大的I/O功能实现系统内部的通信。从DSP角度看，FPGA相当于它的宏功能协处理器。外围电路辅助核心电路进行工作。DSP和FPGA各自带有RAM，用于存放处理过程所需要的数据及中间结果。FLASHROM中存储了DSP执行程序和FPGA的配置数据。先进先出(FIFO)器件则用于实现信号处理中常用到的一些操作，如延迟线、顺序存储等。DSP和FPGA的外围电路及连接线DSP的外围电路主要是FLASH、ROM和SRAM，需要连接地址线、数据线和控制线。它需要连接的连线主要包括DSP模式选择、时钟模式选择、选择外部时钟或本机晶振产生的时钟、JTAG接口和电源等。FPGA外围电路主要是用于配置的PROM、FLASHROM、模数转换和先进先出(FIFO)器件等。它需要连接的连线主要包括FPGA模式选择、全局时钟、选择外部时钟或本机晶振产生的时钟、JTAG接口、输出/输入接口、测试口和电源等。采用DSP＋ASIC结构的信号处理系统显示出了其优越性，正逐步得到重视。与通用集成电路相比，ASIC芯片具有体积小、重量轻、功耗低、可靠性高等几个方面的优势，而且在大批量应用时，可降低成本。现场可编程门阵列（FPGA）是在专用ASIC的基础上发展出来的，它克服了专用ASIC不够灵活的缺点。与其他中小规模集成电路相比，其优点主要在于它有很强的灵活性，即其内部的具体逻辑功能可以根据需要配置，对电路的修改和维护很方便。目前，FPGA的容量已经跨过了百万门级，使得FPGA成为解决系统级设计的重要选择方案之一。DSP＋FPGA结构最大的特点是结构灵活，有较强的通用性，适于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统易于维护和扩展，适合于实时信号处理。实时信号处理系统中，低层的信号预处理算法处理的数据量大，对处理速度的要求高，但运算结构相对比较简单，适于用FPGA进行硬件实现，这样能同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据量较低层算法少，但算法的控制结构复杂，适于用运算速度高、寻址方式灵活、通信机制强大的DSP芯片来实现。