篮球24秒倒计时

数字逻辑开放性试验报告题目名称：篮球竞赛24秒倒计时器姓名：专业：班级：学号：指导老师:二零一零年十一月2目录第1章设计任务及要求.................................................1第2章电路设计原理与设计电路.......................................22.1设计原理..........................................................22.2设计方案..........................................................32.3单元模块..........................................................42.3.1时钟模块...................................................42.3.28421BCD码递减计数器模块....................................72.3.3辅助时序控制模块...........................................92.3.4译码显示模块..............................................102.4电路的改进.......................................................12第3章电路仿真、安装与调试案......................................143.1电路仿真.........................................................143.2电路焊接.........................................................143.3电路安装.........................................................143.4电路调试........................................................15第四章总结...........................................................16参考文献................................................................17附录一：................................................................18附录二：................................................................181第1章设计任务及要求一、篮球竞赛24秒计时器（基本要求）：1）具有显示24S计时功能；2）设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能；3)在直接清零时，要求数码显示器灭灯；4)计时器为24S递减计时，计时间隔为1S；5)计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。二、设计任务及目标：1）根据给出的电路原理图分析各单元电路的功能；2）熟悉电路中所用到的各集成块的管脚及其功能；3)进行电路的安装、调试，直到电路能达到规定的设计目标；4）写出完整、详细的课程设计报告。2第2章电路设计原理与设计电路2.1设计原理分析设计任务，该系统包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路（简称控制电路）和报警电路5个部分构成。其中，计数器和控制电路是系统的主要部分。计数器完成24秒倒计时功能，而控制电路具有直接控制计数器的清零，启动和暂停/连续功能、译码显示电路的显示与灭灯及光电报警等功能。为满足设计要求，设计控制电路及控制开关时，应该正确处理各个信号之间的时序关系。在操作直接清零时，要求计数器清零，数码显示器灭灯。当启动开关J2闭合时，辅助控制电路应该封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示24s字样，计数器开始进行递减计数；当暂停/连续开关J1闭合（即拨到暂停位置）时，计数器停止计数，处于保持状态；当J1断开时，计数器继续递减计数。当开关J3闭合与地连接时，计数器直接清零，同时数码显示器灯灭。当开关J3闭合与高位那片74LS192的借位端连接时，计数器正常计数。且当计数器递减计数到零时（即定时时间到），控制电路发出报警信号。图2.124s计时器的方框图。32.2设计方案用555时基电路构成的多谐振荡器来产生频率为10Hz的脉冲，即输出周期为0.1秒的方波，再将该脉冲信号加到由74LS161构即周期为1秒，接着将该信号送到计数器74LS192的CP减计数脉冲端,再通过译码器74LS248把输入的8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，然后直接推成的十分频器上，这样由74LS161后输出的脉冲频率为1Hz，动LED，显示十进制数，然后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、译码显示电路的显示与灭灯及光电报警等功能，光电报警用发光二极管来代替，灯亮代表报警。这是方案一，电路图见下图。也可以用555构成的多谐振荡器直接产生频率为1Hz的秒脉冲，这是方案二。由于两个方案的原理基本相同，且实现的功能也相同，为了确保输出的脉冲的稳定，这里采用第一种方案。以下所述均针对方案一。图2.2篮球24秒倒计时计时器电路图42.3单元模块2.3.1时钟模块本设计采用555构成的多谐振荡电路（即脉冲产生电路），其内部管脚图如下图3.通过计算可以确定参数的取值：R1=51KΩ，R2=47KΩ,C2=1.0uF,C1=10nF.因此产生的脉冲周期为：T=0.7(R1+2R2)C2=0.1s,之后经过74LS161用异步清零法十分频，使得74LS161输出的脉冲周期为1s.图2.3脉冲产生电路芯片NE555NE555是时基集成电路，它在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。下图是NE5555的内部功能原理框图和内部管脚图。图2.3NE555内部功能图图2.4NE555内部管脚图芯片74LS16174LS161是常用的四位二进制可预置的同步加法计数器，它可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能.6图2.54ls161引脚图输入输出CRCPLDEPETD3D2D1D0Q3Q2Q1Q00ФФФФФФФФ00001↑0ФФdcbadcba1↑10ФФФФФQ3Q2Q1Q01↑1Ф0ФФФФQ3Q2Q1Q01↑111ФФФФ状态码加1表2.174LS161功能表从74LS161功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。芯片74LS0074LS00是常用的2输入四与非门集成电路，它的作用很简单，顾名思义就是实现一个与非门。图2.674LS00引脚图774LS00真值表：A＝1B=1Y=0A＝0B=1Y=1A＝1B=0Y=1A＝0B=0Y=12.3.28421BCD码递减计数器模块74LS192是一块同步8421BCD码加/减计数器，具有直接清零、置数、加锁计数功能。计数器选用汇总规模集成电路74LS192进行设计比较简便。74LS192是双时钟方式的十进制可逆计数器，CPU为加计数时钟输入端，CPD为减计数时钟输入端，LD为预置输入控制端，异步预置，CR为复位输入端，高电平有效，异步清除，CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。图2.7计数模块8计数电路由两片74LS192来构成。由于是做30s倒计时电路，所以计数CP脉冲应从CPD端（即DOWN端）输入，并且计数器的预置数（BCD码）应为00110000，其中上片74LS192置为0000，下片74LS192置为0011，即为十进制的30.它的计数原理是：只有当低位BO端发出借位脉冲时，高位计数器才作递减计数。当高、低位计数器处于全零，且CPD为0时，置数端LD为0，计数器完成并行置数，在CPD端的输入时钟脉冲作用下，计数器再次进入下一次循环减计数。芯片74LS19274LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能.74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出BO为借位输出：0000状态后负脉冲输出。其功能表如下：输入输出MRP3P2P1P0Q3Q2Q1Q01×××××××000000××dcbadcba011××××加计数011××××减计数表2.274LS192的功能表92.3.3辅助时序控制模块总电路图如图5所示：图2.8整体电路控制电路要完成以下功能：1.设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能。1）开关J2在电路图中起到启动的作用，闭合启动开关J2，计数器完成置数功能，显示器显示24秒字样，计数器开始进行递减计数。2）开关J1在本设计中起暂停/连续作用，当启动开关闭合后，计数器进行递减计数。若闭合开关J1，则计数暂停，控制电路封锁时钟脉冲信号CP，显示器上保持原来的数不变，当开关J1断开，计数器继续累计计数。3）开关J3在电路中起到了控制计数器的直接清零，同时数码显示器灭灯的功能。如图4，当开关J3闭合与地连接时，计数器直接清零，同时数码显示器灯灭。当开关J3闭合与高位那片74LS192的借位端连接时，计数器正常计数。且当计数器递减计数到零时（即定时时间到），控制电路发出报警信号，本设计中采用发光二极管代替报警器，所10以发光二极管灯亮代表报警信号。当计数到零时，两计数器借位端输出为零，，该设计中将高位片借位端通过两次反向反馈到二极管的负端，此时+5V电源经390Ω电阻使二极管发光（光电报警信号），完成报警功能。而在递减计数时，74LS192的借位端输出为高。2.3.4译码显示模块该模块由两片74LS248译码器和共阴极七段数码管LED显示器组成，通过计数器的输出加到译码器的输入，从而实现共阴极七段LED显示器从24递减到零的计数功能。（1）74LS248是七段显示译码器，电路部分图为图6：图2.9译码显示模块111）A、B、C、D是BCD码的输入端；2）OA、OB、OC、OD、OE、OF、OG（即a、b、c、d、e、f、g）是输出端；3）其功能表为下图所示：表2.3译码功能表4）试灯输入端：低电平有效。当=0时，数码管的七段全亮，与输入的译码信号无关。该输入端用于测试数码管的好坏；5）动态消隐输入端：低电平有效。当=1、=0时，且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0.6）灭灯输入/动态消隐输出端：这是一个特殊的端钮，有时用作输入，有时用作输出。当作为输入使用，且为0时，数码管七段全灭，与译码输入无关。但作为