CMOS模拟集成电路版图设计基础教程_V2

CMOS模拟集成电路版图设计基础教程薛晓博Oct.20th,2013Outline•初识工艺流程与版图设计•Layout-XL基本使用方法•快捷键与小技巧•DRC与LVS•版图寄生参数提取与后仿真2013-10-302InstituteofVLSIDesign,ZhejiangUniversity•初识工艺流程与版图设计•Layout-XL基本使用方法•快捷键与小技巧•DRC与LVS•版图寄生参数提取与后仿真2013-10-303InstituteofVLSIDesign,ZhejiangUniversity初识工艺流程和版图设计‡如何将设计的电路制作出来•芯片生产厂商通过特定的加工工艺将三维立体的器件和导线集成制造在硅片上‡集成电路工艺制造的特点•利用光刻、氧化、参杂注入、离子刻蚀等手段由底及高一层一层地将器件和导线制作成型‡如何理解集成电路工艺•如堆叠积木般一层一层地将器件与连线制造出来，制作每一层的时候如同雕刻图章2013-10-304InstituteofVLSIDesign,ZhejiangUniversity初识工艺流程和版图设计‡什么是版图（Layout）•版图实质上是将立体的器件与导线投影到每一层光刻掩模版（mask）上的绘图‡光刻掩模版有什么用•光刻掩模版上的图形表示通光或遮光的区域，实际上是用来告诉工艺进行光刻时需要雕琢的图形和区域‡版图和工艺制造的关系•版图中的每一层代表一种需要制作的元件或者导线；同一层中绘制的图形的“或”是昀终在一层mask上的图形；不同层图形的“与”得到了器件的关键区域和参数2013-10-305InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-306InstituteofVLSIDesign,ZhejiangUniversity剖面图俯视图N-wellCMOS基本工艺流程2013-10-307InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-308InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-309InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-3010InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-3011InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-3012InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-3013InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-3014InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-3015InstituteofVLSIDesign,ZhejiangUniversityN-wellCMOS基本工艺流程2013-10-3016InstituteofVLSIDesign,ZhejiangUniversityMOS管电镜照片初识工艺流程和版图设计‡什么是PDK和DesignRule•PDK（ProcessDesignKit）工艺设计包，是由工艺代工厂商提供的一套反映工艺特性的资料工具包，包括DesignRule、DRC&LVS、版图层次定义文件、SPICE仿真模型、器件版图和器件定制参数•DesignRule（设计规则）根据工艺、设备、制作流程和水平等相关指标，设定出一个相符的规则，以保证生产出的芯片是有效的‡DesignRule的作用•DesignRule实际上定义出了同层或不同层版图间的几何尺寸、位置关系以及需要符合的电气特性2013-10-3017InstituteofVLSIDesign,ZhejiangUniversity初识工艺流程和版图设计2013-10-3018InstituteofVLSIDesign,ZhejiangUniversityPDK提供的工艺库文件初识工艺流程和版图设计2013-10-3019InstituteofVLSIDesign,ZhejiangUniversityDeignRule中定义的几何尺寸与位置关系•初识工艺流程与版图设计•Layout-XL基本使用方法•快捷键与小技巧•DRC与LVS•版图寄生参数提取与后仿真2013-10-3020InstituteofVLSIDesign,ZhejiangUniversity现有的电路设计工具‡电路编辑工具•Composer：Schematic&Symbol‡系统仿真工具•Artist：基于Spectre,Hspice,Spectreverilog,Spiceverilog等‡版图设计工具•Virtuoso：Layout&Layout-XL‡版图验证工具•DRC&ERC&LVS&LPE：Dracula,Assura,Calibre2013-10-3021InstituteofVLSIDesign,ZhejiangUniversityLayout-XL与Layout对比‡VirtuosoLayout-XL相比Layout的优点•可以由原理图直接生成版图•原理图中的器件与版图中的器件一一对应，选择时两边可以同时高亮显示•原理图或者版图中的参数修改可以随时更新至另一方•具有连线关系显示功能，类似于画PCB版图，等效于实时LVS检查•具有版图I/OPin脚，能够传递每一个模块的输入输出连接关系，方便多层次作图•具有DRD（DesignRuleDriven）功能，等效于实时DRC检查2013-10-3022InstituteofVLSIDesign,ZhejiangUniversityLayout-XL优点总结‡Layout-XL的昀大亮点•DRD和飞线提示功能大大提高了作图效率•版图原理图对应及版图PIN脚功能大大提高了LVS的一次性通过率和层次化设计的效率•使画版图如在Protel中画PCB一样操作方便2013-10-3023InstituteofVLSIDesign,ZhejiangUniversity开始画版图前的准备2013-10-3024InstituteofVLSIDesign,ZhejiangUniversity电路设计首先关联工艺文件‹关联工艺文件开始画版图前的准备2013-10-3025InstituteofVLSIDesign,ZhejiangUniversity电路设计首先关联工艺文件‹关联工艺文件如何打开Layout-XL2013-10-3026InstituteofVLSIDesign,ZhejiangUniversity‹打开Layout-XL如何打开Layout-XL2013-10-3027InstituteofVLSIDesign,ZhejiangUniversity‹打开Layout-XL如何打开Layout-XL2013-10-3028InstituteofVLSIDesign,ZhejiangUniversity‹Layout-XL完成打开原理图设计窗口版图设计窗口工艺掩模图层信息窗口一些重要的设置2013-10-3029InstituteofVLSIDesign,ZhejiangUniversity‹LSW（工艺掩模图层信息窗口）的设置当前选中图层工艺名称显示与选择按钮图层列表搜索窗口LSW的设置2013-10-3030InstituteofVLSIDesign,ZhejiangUniversity根据不同规则对图层进行排序，一般默认即可，画图时可以根据需要再做临时调整LSW的设置2013-10-3031InstituteofVLSIDesign,ZhejiangUniversity对图层进行选择、定义和编辑SetValidLayers2013-10-3032InstituteofVLSIDesign,ZhejiangUniversity由于默认显示的图层太多，因此需要对显示的图层进行一些筛选SetValidLayers2013-10-3033InstituteofVLSIDesign,ZhejiangUniversity选择需要用到的图形图层、边界限定层、标记层以及一些必需要用到的dummy层SetValidLayers2013-10-3034InstituteofVLSIDesign,ZhejiangUniversity选择好需要的图层之后可以对配置进行保存，以便下次重新打开作图时可以调用，配置文件保存成“.drf”后缀一些重要的设置2013-10-3035InstituteofVLSIDesign,ZhejiangUniversity‹显示相关的设置‹也可以用快捷键“e”打开显示设置菜单显示相关的设置2013-10-3036InstituteofVLSIDesign,ZhejiangUniversity主要显示项格点设置设置有效范围与设置保存格点间距的设置2013-10-3037InstituteofVLSIDesign,ZhejiangUniversity格点类型主格点和次格点间距X轴与Y轴挪移间距‡格点间距的设置根据不同工艺尺寸而不同‡格点的间距是版图设计时非常重要的距离参考‡合理的格点设置能够极大地提高作图效率‡合理的格点设置能够有效地避免off-grid错误格点间距的设置2013-10-3038InstituteofVLSIDesign,ZhejiangUniversitySnapSpacing是指鼠标能移动的昀小有效距离MinorSpacing指的是次格点间距这里设置为了0.01um这里设置为了0.1um格点间距的设置2013-10-3039InstituteofVLSIDesign,ZhejiangUniversityMinorSpacing是次格点间距MajorSpacing是主格点间距这里设置为了0.1um这里设置为了0.5um缩小之后才会显示主格点格点间距的设置2013-10-3040InstituteofVLSIDesign,ZhejiangUniversityMinorSpacingMajorSpacing0.1um0.5um放大之后才会显示次格点格点间距的设置2013-10-3041InstituteofVLSIDesign,ZhejiangUniversity0.18um工艺的一种格点设置格点间距的设置2013-10-3042InstituteofVLSIDesign,ZhejiangUniversity‡SnapSpacing为何如此设置•[昀小线宽÷2](0.23um)与[昀小线间距](0.23um)的昀低位分辨率(0.01um)¾Path画线以线中轴为参考；一般情况下鼠标均可挪移至边界或中心，个别情况下可将SnapSpacing临时改成0.005(详见DesignRule提供的昀小尺寸列表)‡Minor&MajorSpacing为何如此设置•MinorSpacing设置为Snap的5倍或者10倍为宜¾在移动或者放置图形时可以有效地“目测”出距离的大小•MajorSpacing设置为SnapSpacing的5倍为宜¾在一般典型作图尺寸量级下放大或缩小窗口时显示的格点不至于太密或者太疏0.18um工艺下一种较为实用的格点间距设置方案‹SnapSpacing过小极易导致off-grid错误，尤其是在摆放管子或调用通孔时一些重要的设置2013-10-3043InstituteofVLSIDesign,ZhejiangUniversity‹编辑属性的设置‹也可以用快捷键“shift+e”