基于VHDL的语言数字钟的设计

IHEFEIUNIVERSITY课程设计报告题目基于VHDL语言数字钟的设计系别年级专业姓名指导老师完成时间II摘要本设计主要研究基于VHDL的语音数字钟的设计，该数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能、整点报时以及清零、使能功能。本设计主要是在介绍了EDA及VHDL一些相关基本知识的基础上，进一步采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在Max+plusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个多功能语音数字钟，最后通过仿真出时序图实现预定功能。其中，重点叙述了数字钟的设计原理和分模块实现的方法，详细介绍了各模块的设计程序并给出了各模块的波形仿真图及分析，最后通过在Max+plusII上进行时序仿真，调试运行，在硬件测试后，验证了所设计的系统达到了预先设计目标。通过这次的设计更进一步地增强了实验的动手能力，对数字钟的工作原理及EDA技术也有了更加透彻的理解。关键词：VHDLEDA数字钟仿真图IIITheDesignofaVoiceDigitalClockBasedonVHDLAbstractThedesignforamulti-functionaldigitalclock,withayear,month,day,hours,minutesandsecondscountdisplaytoa24-hourcyclecount;haveprooffunctionsandthewholepointtimekeepingfunction.ThedesignismainlytheintroductionoftheEDAandsomerelatedbasicknowledgeofVHDL,basedonthefurtheruseofEDAtechnology,hardware-descriptionlanguageVHDLdescriptionlogicmeansforthesystemdesigndocuments,inMaxplusIItoolsenvironment,atop-downdesign,bythevariousmodulestogetherbuildavoicedigitalclock.Finally,atimingdiagramofthesimulationtoachievetheintendedfunction.Describesthekeydesignprinciplesanddigitalclocksub-moduleapproach.Finally,byMax+plusIIontimingsimulation,debuggingandrunning,bythehardwaretesting,thetwosystemsdesignedareverifiedtorealizetheadvanceddesigngoal.ThroughthisexperimentaldesignfurtherenhancestheabilityofthedigitalclockworksandEDAtechnologyhasamorethoroughunderstanding.Keywords:VHDLEDAdigitalclockSimulationdiagramIV目录第一章绪论..................................................331.1选题背景................................................331.1.1课题相关技术的发展................................331.1.2课题研究的必要性..................................341.2课题研究的内容.........................................34第二章EDA概述................................................342.1EDA简介...............................................342.2可编程逻辑器件FPGA.....................................352.3硬件描述语言VHDL.......................................352.3.1VHDL的特点.......................................362.3.2VHDL的设计结构...................................372.3.3VHDL的设计步骤...................................372.4MAX+plusⅡ概述.........................错误!未定义书签。第三章数字钟的设计要求及总体设计..............................373.1设计要求................................................373.2总体设计...............................................383.2.1设计框图...........................错误!未定义书签。3.2.2设计原理图.........................错误!未定义书签。3.3设计原理...............................................383.4各模块及其功能..........................................393.5端口引脚名称.............................错误!未定义书签。第四章VHDL程序设计..........................................394.1分频模块.................................错误!未定义书签。4.2软件设计.................................错误!未定义书签。4.2.1SECOND模块........................错误!未定义书签。4.2.2MINUTE模块........................错误!未定义书签。4.2.3HOUR模块..........................错误!未定义书签。4.2.4扫描模块...........................错误!未定义书签。4.2.5显示模块...........................错误!未定义书签。4.2.6定时闹钟模块.......................错误!未定义书签。4.2.7日计数模块........................错误!未定义书签。4.2.8月计数模块.........................错误!未定义书签。4.2.9年计数模块.........................错误!未定义书签。4.3硬件测试及说明...........................错误!未定义书签。4.3.1顶层模块原理图....................................454.3.2电子钟基本功能仿真结果.............错误!未定义书签。4.3.3硬件测试说明......................................464.3.4结论...............................错误!未定义书签。第五章总结....................................................46参考文献.......................................................47致谢..........................................................4833第一章绪论现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronicdesignautomatic,EDA）技术。本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。这次设计的内容就是在了解VHDL语言的一些基本语法和概念的基础上，进一步应用VHDL，在MAX+plusII的环境下设计一个电子钟，最后通过仿真出时序图实现预定功能。1.1选题背景本节将从EDA应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于VHDL系统——数字钟的设计与实现的必要性。1.1.1课题相关技术的发展当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别师大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低。同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上MaxplusII(或最新的QUARTUS)开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计。EDA技术，技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译，逻辑化简，逻辑分割，逻辑映射，编程下载等工作。最终形成集成电子系统或专用集成芯34片的一门新技术。本设计利用VHDL硬件描述语言结合可编程逻辑器件进行的，并通过数码管动态显示计时结果。数字钟可以由各种技术实现，如单片机等.利用可编程逻辑器件具有其他方式没有的特点，它具有易学，方便，新颖，有趣，直观，设计与实验项目成功率高，理论与实践结合紧密，体积小，容量大，I/O口丰富，易编程和加密等特点，并且它还具有开放的界面，丰富的设计库，模块化的工具以及LPM定制等优良性能，应用非常方便。因此，本设计采用可编程逻辑器件实现。1.1.2课题研究的必要性现在是一个知识爆炸的新时代。新产品、新技术层出不穷，电子技术的发展更是日新月异。可以毫不夸张的说，电子技术的应用无处不在，电子技术正在不断地改变我们的生活，改变着我们的世界。在这快速发展的年代，时间对人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人。数字