可编程逻辑器件课件

第8章半导体存储器和可编程逻辑器件8.1半导体存储器8.2可编程逻辑器件学习要点随机存取存储器RAM和只读存储器ROM的结构、工作原理及存储器容量扩展的方法；可编程阵列逻辑PAL、通用阵列GAL的结构与特点；CPLD和FPGA的结构特点；可编程逻辑器件的开发与应用技术。8.1半导体存储器8.1.1只读存储器8.1.2随机存取存储器RAM8.1.3存储器容量的扩展存储器是数字计算机和其他数字系统中存放信息的重要器件，它使数字系统有了记忆能力，对数字信息进行有条不紊的运算和处理。随着大规模集成电路的发展，半导体存储器因其具有集成度高、功耗低、存取速度快、使用寿命长等特点，已广泛应用于各种数字系统中。半导体存储器按功能和存储信息的原理分为：只读存储器ROM（Read-onlyMemory）只读存储器是一种只能读但不能写入的存储器。即使断电，ROM中存放的数据也不会丢失。故ROM通常用来存放永久性的、不变的数据。随机存取存储器RAM（ReadAccessMemory）随机存取存储器RAM是一种既可读又可写的存储器。这种存储器断电后，数据将全部丢失，用于存放一些临时性的数据或中间结果。8.1.1只读存储器根据编程和擦除方法的不同，ROM可分为：掩膜ROM可编程只读存储器PROM可擦除可编程只读存储器EPROM电可擦除只读存储器E2PROM闪存Flash……等不同类型。A0地址译码器存储矩阵读出电路......A1An-1W0W1WN-1D0D1DM-1.........字线位线控制信号8.1.1只读存储器1．只读存储器ROM的基本结构ROM由地址译码器和存储矩阵和读出电路三部分组成，结构如图所示。图8.1ROM的基本结构图输入的地址码字单元的地址选择线，简称字线输出信息数据线，简称位线地址译码器作用：•将输入的地址译码成相应的控制信息，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到读出电路。读出电路的作用：•一是提高存储器的带负载能力；•二是实现对输出状态的三态控制，以便于系统的总线联接。存储矩阵：存储器的主体部分,由存储单元组成。•一个存储单元只能存储1位二进制数1或0。•存储器的容量可用存储单元的数量来表示一个具有条字线和条位线的存储器，其存储容量为：存储容量=字线数×位线数=位MN当01、10、11时2．只读存储器ROM的工作原理以掩膜ROM为例，如图所示为二极管ROM的原理图，其存储容量为4×4。RRRRA1A0A1A0A1A0A1A0地址译码器A0A1D0D1D2D3图8.2只读存储器ROM原理图读数是根据地址码将指定存储单元中的数据读出来。如则0001AA10W01010123DDDD输出01AA0123DDDD则依次输出为0110。0010、1101、011011字线位线交叉处接二极管，表示存储信息为1；无二极管，表示存储信息为0。用简化的阵列图来表示存储矩阵中的存储信息每个交叉点表示一个存储单元，有二极管用黑点“·”表示，该存储单元中存储数据是1。无二极管的不用，意味该存储单元中存储的数据是0。D0D1D2D3W2W3W0W13．ROM的分类根据编程和擦除的方法不同，ROM可分为:掩膜ROM可编程只读存储器PROM（ProgrammableROM）可擦除可编程只读存储器EPROM（ErasableProgrammableROM）电可擦除只读存储器EEPROM快闪存储器（FlashMemory）4.ROM的应用例8.1.1试用ROM实现下列逻辑函数：ABCCABCBABCAY1BCACBAY2解：（1）将函数化为标准与-或式，即：ABCCABCBABCAY1CBABCAABCCBACBAY2（2）确定存储单元内容。由函数最小项表达式可知函数有4个存储单元为1，有5个存储单元为1。（3）画出用ROM实现的逻辑图，如图8.4所示。Y1Y2CABCABCABCABCABCABCABCABCAB地址译码器5．集成电路ROM常用的EPROM典型芯片有2716（2K×8）、2732A（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）和27512（64K×8）等；E2PROM典型芯片有2864（8K×8）、28C010（1兆）、28C020（2兆）等。EPROM基本电路结构的差别不大，现以Intel2716为例，介绍集成电路ROM的结构及其工作原理。3A4A5A6A7A8A9A10A01…255存储矩阵256×64地址译码器02~AAOEPGMCE/&&&D7D6D0…&MUX(7)8选1MUX(1)8选1MUX(0)8选1…8881211141312345678UCCINTEL2716D5D6D4D7A1D2D1D0D39101615GNDA22019222124231718A0A3A4A5A7A6UPPA8A9A10PGMCE/OE（b）引脚图（a）内部结构框图8.1.2随机存取存储器RAM随机存取存储器RAM可以在任意时刻，对任意选中的存储单元进行信息的写入和读出操作。与只读存储器相比，随机存取存储器最大的优点是存取方便，使用灵活，缺点是一旦断电，所存内容全部丢失。1．RAM的基本结构和工作原理随机存取存储器RAM由存储矩阵、地址译码器和读／写控制电路组成。片选CS读/写控制WR/A0地址译码器存储矩阵读/写控制电路......A1An-1W0W1WN-1D0D1DM-1......字线位线图8.6RAM的基本结构输入的地址码字单元的地址选择线，简称字线输出信息数据线，简称位线信息的读出和写入是以字为单位的。为了区别各个不同的字，给每个字都赋予一个唯一的编号，这个编号称为地址。地址的选择是通过地址译码器来实现的。地址译码器分为行地址译码器和列地址译码器。由它们共同确定欲选择的地址单元。图8.7RAM存储矩阵如图所示是容量为1024×4（即1K×4，有1K个字，每个字4位）的RAM存储矩阵。因，故1024个字需要10位二进制地址码。列地址译码器…………3A4A5A6A7A8A9A0A1A2A0Y1Y15Y0X1X…63X行地址译码器存储矩阵4位存储单元1024210地址码的高4位经列地址译码器译码后产生16根列选择线，每根列线同时选中4位存储单元，只有被行选择线和列选择线都选中的单元才能被访问。地址码的低6位经行地址译码器译码后产生64根行选择线。如输入地址码1100001101~09AA113X112Y则位于和交点处的字单元可以进行读写操作，而其他单元没被选中。12Y13X1．RAM的基本结构和工作原理数字系统中的RAM一般由多片组成，而系统每次读/写时，只对其中的一片（或几片）进行读/写，在每片RAM上均加有片选信号，只有的RAM芯片才被选中，可以进行读/写操作，的RAM芯片，其I/O端为高阻状态，不能进行任何操作。读/写操作利用控制信号来完成，是分时进行的，当读/写控制信号时，执行读操作，将存储单元里的数据送到输入/输出端上；当时，执行写操作，加到输入/输出端上的数据被写入存储单元中。CS0CS1CSWR/1/WR0/WR2．RAM存储单元的类型根据所采用的存储单元工作原理的不同,随机存储器分为：静态存储器SRAM动态存储器DRAM总之，静态RAM速度快但价格贵，动态RAM要便宜一些，但速度慢。因此，静态RAM常用来组成CPU中的高速缓存，而动态RAM能组成容量更大的系统内存空间。3.集成静态存储器SRAM常用的集成静态存储器SRAM典型芯片有：2114（1K×4）、6116（2K×8）、6264（8K×8）等。以Intel2114A为例，介绍一下SRAM的结构及其工作原理。（1）电路结构。181211141312345678UCCINTEL2114AA1I/O29101615GNDA217A0A3A4A5A7A6A8A9CSI/O3I/O0I/O1WR/引脚图内部结构框图读/写控制电路&&…………3A4A5A6A7A8A0A1A2A0/OI3/OI2/OI1/OI1G2G0X1X…63XCSWR/行地址译码器列地址译码器…9A0Y1Y15Y（2）工作方式。表8.22114A的工作方式工作方式未选中1×高阻读操作01输出写操作00输入CSWR/14/~/OIOI8.1.3存储器容量的扩展在数字系统或计算机中，单片存储器芯片往往不能满足存储容量的要求，可把若干存储器芯片进行组合，扩展成大容量存储器。扩展方法主要有位扩展和字扩展两种。位扩展方式：存储器的字数够用，而每个字的位数不够用时，通过把地址线并接进行位扩展。字扩展方式：当存储芯片每个字的位数够用，而字数不够时，进行字扩展。0A9AWR/CS1A2114A（0）0A9AWR/CS1A2114A（1）WR/CS0A1A…9A……0/OI3/OI2/OI1/OI0/OI3/OI2/OI1/OID5D6D4D7……D2D1D0D3图8.9RAM的位扩展2114A的存储容量为1K×4，2片扩展成1K×8位的RAM。D2D1D0D30AWR/CS1A2114A（1）…9A0/OI3/OI2/OI1/OI0AWR/CS1A2114A（7）…9A0/OI3/OI2/OI1/OI9AWR/0A1A74LS1380Y1Y7YA2A1A010A11A12A……0AWR/CS1A2114A（0）…9A0/OI3/OI2/OI1/OI…图8.10RAM的字扩展同时位扩展和字扩展方式存储器芯片的字长和容量均不符合存储器系统的要求时，将位扩展和字扩展两种方法结合起来，从而满足存储容量的要求。例如用1K×4的2114A芯片扩展成2K×8的存储器系统。由于芯片的字长为4位，因此首先需要采用位扩充的方法，用两片芯片扩展成1K×8的存储器。然后再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的1K×8的芯片组来完成，即可得到2K×8的存储器系统。8.2可编程逻辑器件8.2.1概述8.2.2低密度可编程逻辑器件及其应用8.2.3高密度可编程逻辑器件及其应用开发8.2.1概述1．PLD器件的发展概况早期的通用型和专用型：简单且固定不变，但因集成度低且功能有限，所以构成系统时灵活性差，芯片间往往有大量的连线，最终导致系统可靠性差、费用高、功耗和体积大等缺点。20世纪70年代中期专用集成电路ASIC（ApplicationSpecificIntegratedCircuit）可编程逻辑器件PLD（ProgrammableLogicDevice）器件出现：通过设计芯片来实现系统功能，增强了设计的灵活性，可减少芯片数量、缩小系统体积、降低功耗、提高系统的速度和可靠性。低密度可编程逻辑器件LDPLD可编程逻辑阵列（PLA）可编程只读存储PROM可编程阵列逻辑（PAL）通用阵列逻辑（GAL）这四种PLD器件结构简单，具有成本低、速度高、设计简便等优点，但规模较小，难以实现复杂的逻辑功能。20世纪80年代后期高密度可编程逻辑器件HDPLD复杂可编程逻辑部件CPLD现场可编程门阵列FPGA等2．PLD器件的特点功能集成度高开发效率高系统工作速度快3．PLD器件的表示方法逻辑电路通常用逻辑图表示，但传统表示法对大规模集成电路的描述很困难。因此在PLD器件中有专用简化表示方法。AAA输入缓冲器AAENAAEN输出缓冲器（2）与门表示法。ABCDY（3）或门表示法。（1）输入、输出缓冲器。ABCDY4．PLD器件的基本结构PLD器件电路的主体是由与门和或门构成的“与阵列”和“或阵列”，可以实现组合逻辑函数。输入输入项与项或项输出输入电路与门阵列或门阵列输出电路……输入电路：由缓冲器组成，可以使输入信号具有足够的驱动能力，并产生互补的原变量和反变量。输出电路：提供不同的输出结构，可以直接输出（组合方式），也可以通过寄存器输出（时序方式）。输出端一般采用三态输出结构，可以通过三态门控制数据直接输出