第5章：集成组合逻辑电路与应用.

2020/3/11数字逻辑电路2数字逻辑电路使用教材数字电子技术基础清华大学出版社出版伍时和、吴友宇等编写主讲：伍时和2020/3/11数字逻辑电路3第5章中规模组合逻辑集成电路与应用5.1编码器5.2译码器5.3数据选择器5.4数据分配器5.5数值比较器5.6加法器2020/3/11数字逻辑电路4小规模集成电路（SmallScaleIntegrationCircuit，SSI，各种逻辑门电路的集成芯片，集成元件数在一百个以下）中规模集成电路（MediumScaleIntegration，MSI，各种组合逻辑功能器件，集成元件数在几百个左右）、大规模集成电路（LargeScaleIntegration，LSI，各种时序逻辑功能器件，集成元件数达到上千个）超大规模集成电路（VeryLargeScaleIntegration，VLSI，可编程逻辑器件、存储器件、中央处理器件等等，集成元件数在10万个以上，随着纳米技术的应用，集成元件数可以多达几亿个）。集成电路由SSI发展到LSI和VLSI，使单个芯片的功能大大提高，因此，采用中、大规模集成电路进行逻辑设计具有体积小、功耗低、可靠性高，以及易于设计、调试和维护等优点。主要内容：编码器、译码器、数据选样器、数值比较器、奇偶校验器、发生器、加法器。主要内容2020/3/11数字逻辑电路55.1编码器编码：用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作功能的电路就是编码器。编码的方式：按照被编码信号的不同特点和要求，有二进制编码器、二-十进制编码器、优先编码器之分。5.1.1二进制编码器用n位二进制代码对N=2n个一般信号进行编码的电路，叫做二进制编码器。例如n=3，可以对8个一般信号进行编码。这种编码器有一个特点：任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，因而其输入是一组有约束（互相排斥）的变量。现以3位二进制编码器为例，分析编码器的工作原理。2020/3/11数字逻辑电路6表5.1.1三位二进制8—3线编码表输入输出I0I1I2I3I4I5I6I7F2F1F01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111图5.1.13位二进制8-3线编码器框图现以3位二进制编码器的编码表如表所示，是3位二进制编码器的框图，它的输入是I0~I78个高电平信号(实际应用中也可以是8个低电平信号)，输出是3位二进制代码F2、F1、F0。这种编码器也叫做8线-3线编码器。2020/3/11数字逻辑电路7765432107654321076543210765432100765432107654321076543210765432101765432107654321076543210765432102IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIFIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIFIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIF(5.1.1)753107632176542IIIIFIIIIFIIIIF图5.1.23位二进制8－3线编码器任何时刻I0~I7中仅有一个取值为1，将上式化简，得：753107632176542IIIIFIIIIFIIIIF简化为与非形式表达式与实现电路2020/3/11数字逻辑电路8+VCC图5.1.33位二进制8线-3线编码器&F2&F1&F07I6I5I3I2I1I4I0I753107632176542IIIIFIIIIFIIIIF用与非门实现表达式与实现电路编码器的通用输入电路通常采用低电平有效的监控输入电路。如图所示。低电平有效的监控输入电路常用集成电路型号：74××348（××可以是HC、LS、H、F、HC、M等型号。2020/3/11数字逻辑电路95.1.2二-十进制(BCD)编码器将十进制数0、1、2、3、4、5、6、7、8、9这10个信号编成二进制代码的电路叫做二-十进制编码器。它的输入是代表0~9这10个数的状态信号，有效信号为1(即某信号为1时，则表示要对它进行编码)，输出是相应的BCD码，因此也称10线-4线编码器。它和二进制编码器特点一样，任何时刻只允许输入一个有效信号。表5.1.28421BCD码编码表输入输出Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0DCBA000000000100000000000010000100000001000010000000100000110000010000010000001000000101000100000001100010000000011101000000001000100000000010012020/3/11数字逻辑电路10975319753176327632765476549898YYYYYYYYYYAYYYYYYYYBYYYYYYYYCYYYYD表达式为2020/3/11数字逻辑电路115.1.3优先编码器优先编码器常用于优先中断系统和键盘编码。表5.1.3优先编码器74xx348逻辑功能表输入输出EiI7I6I5I4I3I2I1I0A2A1A0GSEOHXXXXXXXXZZZHHLHHHHHHHHZZZHLLLXXXXXXXLLLLHLHLXXXXxXLLHLHLHHLXXXXXLHLLHLHHHLxXXXLHHLHLHHHHLXXXHLLLHLHHHHHLXXHLHLHLHHHHHHLxHHLLHLHHHHHHHLHHHLH8-3线优先编码器2020/3/11数字逻辑电路12iiiEIIIIIIIIIIAEIIIIIIIIAEIIIIA)()()(7656436421076543542176542i76564364210i765435421i76542E)IIIIIIIIII(AE)IIIIIIII(AE)IIII(A两边取反运算得ii76543210i76543210i76543210ii76543210oE)EIIIIIIII(E)IIIIIIII(GSEIIIIIIIIEE)IIIIIIII(E标志位及输出时能端的表达式优先编码器的表达式与实现电路输出信号表达式利用吸收定理化简2020/3/11数字逻辑电路131图5.1.63位二进制8－3线优先编码器74LS348逻辑电路图I6GSE01111&111&1&11&&&&&&&&&&&&I7I4I5I21I3EiI1I0≥1A1≥1A2≥1A0实现电路8线-3线(如74××148，74××348，4532等)编码器的内部逻辑电路图。Eo和GS端的功能主要用于集成块进行扩展使用。2020/3/11数字逻辑电路14表5.1.4优先编码器74××147逻辑功能表输入变量输出变量I9I8I7I6I5I4I3I2I1A3A2A1A0HHHHHHHHHHHHHL××××××××LHHLHL×××××××LHHHHHL××××××HLLLHHHL×××××HLLHHHHHL××××HLHLHHHHHL×××HLHHHHHHHHL××HHLLHHHHHHHL×HHLHHHHHHHHHLHHHL9-4线优先编码器2020/3/11数字逻辑电路159878658643864210987986985439854219879869859842983IIIIIIIIIIIIIIIAIIIIIIIIIIIIIIIIAIIIIIIIIIIIIAIIA9878658643864210987986985439854219879869859842983IIIIIIIIIIIIIIIAIIIIIIIIIIIIIIIIAIIIIIIIIIIIIAIIA利用迪摩根定理变换，可以得到逻辑表达式2020/3/11数字逻辑电路165.2译码器译码：将二进制代码转换成对应的高低，电平，以代表文字、符号或数码表示特定对象的过程称为译码。译码是前述编码的相反过程。译码器：实现译码操作的逻辑电路就是译码器。译码器的种类：按照被编码信号的不同特点和要求，有二进制译码器、二-十进制译码器、显示译码器之分。译码器的输出形式：可以是对应编码的1位高、低电平信号，也可以仍然是一个二进制码，结合显示器、译码器的输出二进制码将被利用来直接或间接地驱动显示器，显示被编码相应的文字、符号。2020/3/11数字逻辑电路175.2.1二进制译码器二进制译码器有n个输入端(即n位二进制码)，2n个输出端。MSI（小规模）译码器有：2线-4线译码器74××139,4555。3线-8线译码器（74××137,74××138）。4-16译码器（74××154,74××159）。1.2线-4线线译码器代表型号光能的区别：74××139型号芯片为输出信号低电平有效。4555芯片为输出信号高电平有效。(a)逻辑电路图EiA01A111Y1Y0&&&&Y3Y2(b)逻辑符号74××139Y3Y2Y1Y0A0A1Ei图5.2.174××1392线-4线译码器逻辑电路及符号),,,(3210immEYiiii的式中每一个输出函数对应输入变量的一组取值，当使能端有效(Ei=0)时，它正好是输入变量最小项的非。2020/3/11数字逻辑电路185.2.1二进制译码器2.3线-8线译码器74××137具有输入数据锁存功能，74××138不具备锁存功能。01234567YYYYYYYY74LS1373-8线译码器A2A1A0E1E2AE2B图5.2.23线-8线译码器逻辑符号逻辑功能：E1、E2A、E2B为使能端。用于输入位数的扩展。A2、A1、A0为地址（数码）输入端，A2为高位，A0为低位。Y0～Y7为译码状态信号输出端，输出逻辑符号图中的小圆圈是指输出信号低电平有效。逻辑功能表2020/3/11数字逻辑电路195.2.1二进制译码器表5.2.274××137集成译码器的逻辑功能表输入输出使能输入数码输入E1E2AE2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7××1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110110×××锁存器中锁存的地址对应的输出端为0，其他输出端为1逻辑功能表2020/3/11数字逻辑电路205.2.1二进制译码器Q1Q2Q01Q2Q0Q图5.2.374zz137集成译码器的逻辑电路图G1Y6Y7Y2Y3Y4Y5Y0Y1EiE2BE2A&&&&&&&&&1111&&≥1≥1&&≥1≥1&&≥1≥11A1A2A0BABAiiEEEEEEEimEY22122170)~(逻辑表达式与实现电路2020/3/11数字逻辑电路215.2.1二进制译码器3.4线-16线译码器有74××154,74××159等型号芯片，两个使能输入端为低电平输入时，实现将4位二进制码译成输出端编号为0～15这16个相对应的低电平输出；当两个使能端输入不全为低电平时，16个输出端输出全为高电平。二进制译码器的典型应用有以下几种：(1)实现存储系统的地址译码。(2)实现逻辑函数。(3)带使能输入端的译码器可用作数据分配器或脉冲分配器。),,,,,(),,(76532174021mFmF【例5.2.1】