您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 综合/其它 > 万里学院-数字电子技术基础-第四章习题及参考答案
第四章习题1.分析图4-1中所示的同步时序逻辑电路,要求:(1)写出驱动方程、输出方程、状态方程;(2)画出状态转换图,并说出电路功能。Q01JC11K1JC11K1Q1CP1≥1Y图4-12.由D触发器组成的时序逻辑电路如图4-2所示,在图中所示的CP脉冲及D作用下,画出Q0、Q1的波形。设触发器的初始状态为Q0=0,Q1=0。Q01DC11DC1Q1CPCPD00Dtt图4-23.试分析图4-3所示同步时序逻辑电路,要求:写出驱动方程、状态方程,列出状态真值表,画出状态图。&Q0Q11J1J1JC1C1C11K1K1KCP11Q2图4-34.一同步时序逻辑电路如图4-4所示,设各触发器的起始状态均为0态。(1)作出电路的状态转换表;(2)画出电路的状态图;(3)画出CP作用下Q0、Q1、Q2的波形图;(4)说明电路的逻辑功能。Q0Q11J1J1JC1C1C11K1K1KCP1Q2图4-45.试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0,并说明它的功能(假设初态Q0Q1=00)。Q1FF01JC11KFF11JC11K1Q0CPQ1Q0CP1图4-56.分析如图4-6所示同步时序逻辑电路的功能,写出分析过程。&C11J1K1J1JC1C11K1KQ0Q1Q2FF1FF2FF3YCP图4-67.分析图4-7所示电路的逻辑功能。(1)写出驱动方程、状态方程;(2)作出状态转移表、状态转移图;(3)指出电路的逻辑功能,并说明能否自启动;(4)画出在时钟作用下的各触发器输出波形。CPQ0Q1Q20QFF01JC11K1QFF11JC11K2QFF21JC11K图4-78.时序逻辑电路分析。电路如图4-8所示:(1)列出方程式、状态表;(2)画出状态图、时序图。并说明电路的功能。FF01JC11KFF11JC11K1CP&CQ0Q11Q0Q图4-89.试分析图4-9下面时序逻辑电路:(1)写出该电路的驱动方程,状态方程和输出方程;(2)画出Q1Q0的状态转换图;(3)根据状态图分析其功能;Q0FF01JC11KFF11JC11K1Q1CP&1Q0QB图4-910.分析如图4-10所示同步时序逻辑电路,具体要求:写出它的激励方程组、状态方程组和输出方程,画出状态图并描述功能。Q0FF01JC11KFF11JC11KQ1CP0Q1Q=1&A1Z图4-1011.已知某同步时序逻辑电路如图4-11所示,试:(1)分析电路的状态转移图,并要求给出详细分析过程。(2)电路逻辑功能是什么,能否自启动?(3)若计数脉冲fCP频率等于700Hz,从Q2端输出时的脉冲频率是多少?1&&CPFF01JC11KQ01K1KQ1FF11JFF2Q2C11JC11&图4-1112.分析图4-12所示同步时序逻辑电路,写出它的激励方程组、状态方程组,并画出状态转换图。0Q1QFF0FF1Q0Q11D≥1C11DC1&&D0D1CPA图4-1213.电路如图4-13所示。分析计数器电路,指出计数器的模,画出状态转换图和电路时序图。设触发器初态为Q2Q1Q0=001。0Q1Q2Q&FF0FF1FF2Q0Q1Q21T1S1JC1C1C11R1KCP&“1”≥1图4-1314.分析如图4-14所示同步时序逻辑电路。要求:(1)写出各级触发器的驱动方程(激励函数);(2)写出各级触发器的状态方程;(3)列出状态转移表;(4)画出状态转移图;(5)描述逻辑功能。1CD10Q1CD11QCP0FF1FF0Q1Q图4-1415.一逻辑电路如图4-15所示,试画出时序逻辑电路部分的状态图,并画出在CP作用下2—4译码器74LS139输出0Y、1Y、2Y、3Y的波形,设Q1、Q0的初态为0。2线—4线译码器的逻辑功能为:当0EN时,电路处于工作状态,010AAY,011AAY,012AAY,013AAY。EN74LS1393Y2Y1Y0Y0Q1QY0Y1Y2Y3CP0Y1Y2Y3YA0A1ENQ0FF01DC1FF11DC1Q1CP图4-1516.电路如图4-16所示,其中RA=RB=10kΩ,C=0.047μf,试问:(1)由555定时器构成的是什么电路,其输出vO的频率f0=?占空比q=?(2)分析由JK触发器FF0、FF1、FF2构成的计数器电路,要求:写出驱动方程、状态方程和输出方程,列出状态转换表,画出完整的状态转换图;(3)设Q0、Q1、Q2的初态为100,画出Q0、Q1、Q2的波形图(不少于6个CP脉冲周期)。RA48762CVCC=5V153555RB1JC11KQ1CP1JC11KQ0Q21JC11KvOFF0FF1FF20Q1Q2Q图4-1617.用4位二进制计数器74161设计一个双模加法计数器,计数器的进位采用74161的进位信号C。当输入控制变量M=0时,工作在10进制;当输入控制变量M=1时,工作在7进制,要求不能有过渡态。画出状态转换图和连线图。74161的逻辑符号和功能表分别见图4-17和表4-1。表4-174161的功能表CPRDLDEPETD0D1D2D3Q0Q1Q2Q3×0×××××××0000↑10××d0d1d2d3d0d1d2d3×110×××××保持×11×0××××↑1111××××计数74161Q0Q3Q2Q1ETEPCPD0D3D2D1COLDRD图4-1718.已知下图4-18电路,试完成下列问题:1111WYXZACBD0987654321141312111015111RDLD74161Q3Q0Q1Q2ETEPCPD3D0D1D2COLDRD1图4-18(1)74161组成模值为几的计数器;(2)写出W、X、Y、Z的函数表达式;(3)在CP作用下,画出WXYZ的波形,分析WXYZ端顺序输出8421码的状态。19.74290由一个二进制计数器和一个五进制计数器组成,试用计数器74290设计一个5421编码的六进制计数器,画出设计的电路图和波形图。74290的逻辑符号如图9所示,Q0为二进制计数器输出,Q3~Q1为五进制计数器输出;CP0为二进制计数器时钟输入,CP1为五进制计数器时钟输入。74290功能表如表4-2所示。假设S9(1)、S9(2)已接地。74290Q0Q1Q2Q3S9(1)R0(1)CP1S9(2)R0(2)CP0图4-19表4-274290功能表R0(1)R0(2)S9(1)S9(2)CP0(CP1)Q3Q2Q1Q01100-00000011-10010000↓加法计数20.用四位二进制同步加法计数器74161设计能2421BCD码十进制加法计数器,可增加必要的门电路。2421BCD码编码表如表4-3所示,74161的功能如表4-1所示,74161的符号图见图4-20。表4-32421BCD码十进制数ABCD十进制数ABCD00000510111000161100200107110130011811104010091111RD1D2D3D0D1Q2Q3Q0QEPETCPCOLDRDLD74161图4-2074161符号图21.试用一片74161集成计数器和少量门电路,用置数法设计计数/分频电路,其中初始状态为0000,当控制端M=0时,计数器的模值为4,控制端M=1时,计数器的模值为8。画出状态转换图和连线图。74161的逻辑符号和功能表分别见图4-21和表4-1。RD1D2D3D0D1Q2Q3Q0QEPETCPCOLDRDLD74161图4-2122.由四位二进制计数器74161及门电路组成的时序逻辑电路如图4-22所示。74161的功能表分别见表4-1。要求:(1)分别列出X=0和X=1时的状态图;(2)指出该电路的功能。111&RDLD0010RDLD≥11111000&74161Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRDCP74161Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRDCPX图4-2223.用同步四位二进制计数器74161构成码制为余3码的十进制计数器。画出状态转换图和连线图。74161的逻辑符号和功能表分别见图4-23和表4-1。RD1D2D3D0D1Q2Q3Q0QEPETCPCOLDRDLD74161图4-2324.中规模集成计数器74LS193引脚图和逻辑符号、功能表分别如图4-24和如表4-4所示,其中CO和BO分别为进位和借位输出。(1)请画出进行加法计数实验时的实际连接电路。(2)试通过外部的适当连线,将74LS193连接成8421BCD码的十进制减法计数器。LD74LS193COBO12345678161514131211109GNDVCCD0RDD2D3D1Q1Q0CPDCPUQ2Q3LD74LS193COBOD0RDD2D3D1Q1Q0Q2Q3CPDCPUBOCOLD引脚图逻辑符号图4-24表4-474LS193功能表输入输出RDLDCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××000000××d3d2d1d0d3d2d1d001↑1××××4位二进制加计数011↑××××4位二进制减计数25.已知图8中Q0Q1Q2Q3的初态为0101,随着CP脉冲的输入,画出状态转换图。74LS194的逻辑符号和功能表分别见图4-25和表4-5。×××××11074LS194DRDIRDILCPD0D1D2D3Q0Q1Q2Q3S0S1CPRD图4-25表4-574LS194的功能表RDS1S0DIRDILCPD0D1D2D3Q0Q1Q2Q30×××××××××0000111××↑d0d1d2d3d0d1d2d3100×××××××Q0Q1Q2Q3101A×↑××××AQ0Q1Q2110×B↑××××Q1Q2Q3B26.用同步四位二进制计数器74161构成12进制计数器。要求分别利用74161的清零功能和置数功能实现,画出相应的连线图。74161的逻辑符号和功能表分别见图4-26和表4-1。RD1D2D3D0D1Q2Q3Q0QEPETCPCOLDRDLD74161图4-2627.十六进制计数器74161的逻辑符号如图4-27(a)所示,功能如表4-1。要求构成十进制计数器,其十个循环状态如图4-27(b)所示。请画出接线图,可以增加必要的门。RD1D2D3D0D1Q2Q3Q0QEPETCPCOLDRDLD74161(a)(b)0000→0100→0101→0110→0111↑↓1111←1110←1101←1100←1000(a)(b)图4-2728.电路如图4-28所示,74LS151为8选1数据选择器,74161为四位二进制计数器。请问:(1)74161接成了几进制的计数器?(2)画出输出CP、Q0、Q1、Q2、L的波形(CP波形不少于10个周期)。74LS1510A2A1A0ED0D1D2D3D4D5D6D7YL1111RDLD74161Q0Q1Q2Q3D0D1D2D3EPETCOLDCPRD0000CP&图4-2829.在图4-29的基础上用同步十六进制计数器74161设计一个49进制的计数器。要求:(1)用同步置数法构成,允许附加必要的门电路。(原有的电路不能改动)。(2)简要写出设计过程。CP74161Q0Q3Q2Q1ETEPCPD0D3D2D1COLDRDVCCCP74161Q0Q3Q2Q1ETEPCPD0D3D2D1COLDRD图4-2930.对照图4-30所示:(1)图4-30(a)所示的多谐振荡器的输出信号周期是多少?(2)如果将其输出信号频率进行12分频,现采用如图4-30(b)所示的74LS161同步16进制计数器,应如何构成?请画出完整的电路图,并画出其状态转换图。74LS161同步16进制计数器的功能表如表4-1所示。(3)这时计数器的输出信号的周期是多少?RDRF1LD74161Q0Q3Q2Q1ETEPCPD0D3D2D1COLDRD11RF2C1C2G1G2f=12MHz(a)(b)图4-3031.如图4-31所示部分已经连接好的数字电路,试问:(1)当74HC4511输入8421
本文标题:万里学院-数字电子技术基础-第四章习题及参考答案
链接地址:https://www.777doc.com/doc-4307451 .html