PCI接口设计及PCI9054

西安电子科技大学硕士学位论文PCI总线接口设计的应用与研究姓名：张顺和申请学位级别：硕士专业：电路与系统指导教师：刘书明20060101PCI总线接口设计的应用与研究作者：张顺和学位授予单位：西安电子科技大学相似文献(10条)1.学位论文胡立琴嵌入式USB2.0主机控制器IP核设计与实现2009本文首先简单分析了通用串行总线USB(UniversalSerialBus)的产生，发展以及嵌入式USB主机国内外研究状况。其次，简单介绍了USB2.0总线协议，包括USB体系结构，物理接口，数据通信中各种包结构及数据传输的四种类型。接下来，主要说明了本论文中设计的嵌入式USB2.0主机控制器IP核的设计方法，详细描述其组成结构及各功能模块的设计，并介绍其在系统中的应用方案。在本设计中USB2.0主机控制器IP核实现了高速及全速功能，而没有设计低速功能。本设计中的嵌入式USB2.0主机实现了控制传输，批量传输，同步传输，中断传输四种数据传输类型。设计中内嵌了一个DMA(DirectMemoryAccess)主/从控制器，通过软件配置相应寄存器位来选择内部DMA的工作模式。当外部没有DMA主机控制器时，USB2.0主机控制器内的DMA控制器可以选择工作在DMA主机模式，来实现其发送/接收缓存与系统内存之间的数据交换。当外部有DMA主机控制器时，USB2.0主机控制器内的DMA控制器选择工作在DMA从机模式，来实现数据交换，这样设计大大提高了此USB主机控制器的利用灵活性，同样也很大程度的提高的数据传输速度。同时，本设计中发送/接收存储模块采用了乒乓缓冲的设计方法，即利用两个RAM(RandomAccessMemory)同时交替访问，方便了CPU与USB主机之间数据的同步。论文还简单介绍了USB2.0主机控制器软件的系统结构，并重点介绍了USB2.0主机控制器驱动程序的设计实现。最后，介绍了本设计的嵌入式USB2.0主机控制器IP核的功能仿真及验证平台，并详细介绍了总线枚举和数据传输在仿真平台中的实现方法，并分析了仿真结果，进行了FPGA验证，并且经过Silterra公司0.18um多项目晶圆(Multi-ProjectWafer，MPW)流片，最后对流片回来芯片进行了功能验证。2.学位论文陈玉梅面向SOC的UART及DMA控制器IP软核的设计2007随着超大规模集成电路设计技术以及深亚微米制造技术的发展，系统集成芯片(System-on-a-Chip，SOC)的设计方法已成为下一波IC产业的主流，而IP核做为SOC设计的基础，其发展状况受到业界的广泛关注。异步收发器UART和直接存储存取控制器DMAC做为输入/输出系统中的重要组成部分，是SOC系统中非常常用的IP核。课题对可重用设计方法学进行了积极的研究和有意义的探索，设计实现了通用异步收发器UART和直接存储存取控制器DMAC两个IP软核，并通过全面的验证，可直接应用于支持AMBA总线的SOC中。课题的研究一方面为IP核的设计提供了实践经验，另一方面也丰富了我国的IP软核库。论文重点介绍了UART和DMA控制器的设计细节，其中，UART支持APB总线，实现全双工收发、自动波特率检测、数字滤波等功能；DMA控制器使用AHB总线，支持多种触发模式和传输模式，可实现设备和设备、存储器和存储器以及设备和存储器间的传输。随后论文介绍了两个IP核的功能仿真验证方案，分为模块级别的验证和系统级别的验证两个部分，给出了验证覆盖率结果，并对验证未能覆盖到的地方进行分析。此外，课题为验证UART串行接口的兼容性，利用计算机的标准串行接口对UART进行了FPGA补充验证，保证了验证的全面性。在功能验证的各个阶段，使用SYNOPSYS的EDA平台对设计进行逻辑综合、等效性验证、时序分析和扫描链插入，使设计严格符合可重用设计规范，论文在最后给出了逻辑综合、等效性验证、时序分析和扫描链插入的报告结果。验证结果表明，设计的UART和DMAC可分别做为独立的IP模块嵌入到其它SOC系统中，本文的工作和已取得的成果对于系统集成芯片领域的IP核设计和重用技术具有实践意义和研究参考价值。3.期刊论文徐天.何道君.徐金甫.XUTian.HEDao-jun.XUJin-fu基于IP核的PCIExpress接口-计算机工程2009,35(24)提出一种基于IP核的PCIExpress接口设计方案,采用分层的体系结构,具有高性能、高可靠性、软件兼容等特点.在Xilinx公司的xc5vlx30tFPGA器件中,运用PCIExpress硬核端点模块,设计并实现了PCIExpress总线接口,同时在接口内部设计了DMA控制器.仿真实验结果表明,该接口能够有效提高总线的数据传输速率,充分发挥总线的性能.4.学位论文刘功杰面向SoC的软硬件划分算法研究及IP软核的设计与实现2002针对SoC技术的研究主要集中在3个方面:软硬件协同设计、IP核的生成与复用、深亚微米集成电路设计.该文对其中的两个既比较独立又相互联系的子课题,软硬件划分和IP核的设计与实现,进行了研究.软硬件划分是软硬件协同设计的关键技术之一,从算法角度讲,该问题是一个NP完全问题,传统算法无法很好地解决,该文在考虑各种因素之后,选择了遗传算法,给出基于遗传算法的解决方案,并根据遗传算法和软硬件划分两者的特点,在算法中引入了模拟退火和按概率选择父个体两种技术.结果表明,算法有效地解决了软硬件划分问题,稳定性好、效率高,模拟退火和按概率选择两种技术的引入,进一步提高了算法效率、保证了算法的自适应性及结果的全局最优性.IP核的设计与实现是进行SoC集成的基础,SoC的特征之一就是使用第三方提供的IP核.该文完成了遵循WISHBONE总线标准的字符型LCD控制器、定时/计数器、DMA控制器3个IP软核的设计.在设计过程中,重点解决了LCD与微处理器的时间同步问题和DMA控制器的测试问题.5.学位论文刘煜峰基于FPGA的多通道DMA控制器的IP核设计2008当前，随着电子技术的飞速发展，智能化系统中需要传输的数据量日益增大，要求数据传送的速度也越来越快，传统的数据传输方式已无法满足目前的要求。在此前提下，采用高速数据传输技术成为必然，DMA(直接存储器访问)技术就是较理想的解决方案之一，能够满足信息处理实时性和准确性的要求。本文以EDA工具、硬件描述语言和可编程逻辑器件(FPGA)为技术支撑，设计DMA控制器的总体结构。在通道检测模块中，解决了信号抗干扰和请求信号撤销问题，并提出并行通道检测算法；在优先级管理模块中提出了动态优先级端口响应机制；在传输模块中采用状态机的设计思想设计多个通道的数据传输。通过各模块问题的解决及新方法的采用，最终设计出基于FPGA的多通道DMA控制器的IP软核。实验仿真结果表明，本控制器传输速度较快，主频达100MHz以上，且工作稳定。6.期刊论文谢琅.杨艳.XIELang.YANGYan基于AMBA总线的DMA控制器IP核设计与分析-计算机应用研究2006,23(12)介绍了一种设计基于AMBA总线的DMA控制器IP核的方法.用硬件描述语言(VHDL)来设计实现挂接在AMBAAHB总线上的DMA控制器,并通过可编程逻辑器件(FPGA)完成对设计的验证,最终形成可复用的IP软核,用到ASIC或FPGA中.7.学位论文郑文刚I2C和DMA软核IP的软件验证平台设计2010随着IC(IntegatedCircuit)设计的复杂度和规模不断增大，基于IP(IntellecftualProperty)核复用的SoC(SystemOnChip)设计技术开始成为主流。而IP核的验证方法也是越来越受到业界的关注。选择一种合适的验证技术对于很多芯片设计公司而言已经成为了首要问题。@@围绕这个问题，在研究了当前主要的验证方法和技术的基础上，本论文基于在深圳国微电子有限公司的工作，提出了一种基于随机约束激励的，以功能覆盖率和代码覆盖率为目的的IP核验证方法。该方法是基于事务级的验证，以搭建总线功能模型和功能覆盖率模型为重点，通过完备的激励测试，以达到验证方案中要求的覆盖目标为标准，完成对IP核的验证。在验证过程中，代码覆盖率检测激励所执行测试代码的效率；功能覆盖率用于检测激励所执行代码功能的效率。通过对功能覆盖率和代码覆盖率两者的结合分析，能够提高IP核验证的效率和可靠性。@@本论文中对I2C和DMA的覆盖率验证都取得了很好的效果。其中I2C有效代码覆盖率100％，功能覆盖率达到了98.5％；DMA的有效代码覆盖率100％，功能覆盖率也达到了100％。都达到了行业的标准。为IP核的后期系统级验证奠定了良好的基础，体现出了这种验证方法很好的实用性。@@关键词：IP核验证功能覆盖率代码覆盖率I2CDMA8.学位论文金鸿玲通用异步串口的IPCORE设计2003该文介绍了采用自顶向下的设计方法设计通用异步串口的IPCore.该文介绍的串口兼容16550系列串口,具有以下功能:·5-8数据位;·1-2停止位;·奇、偶或无校验位;·16字节的收发FIFO;·中断方式有:接收FIFO满,半满和非空;发送FIFO空等;·检测错误的起始位;·可与Modem接口;收发速度可达1.5M位/秒,可与蓝牙等系统接口;·通过通用的连接器与外设连接.该设计的创新之处有以下几点:·该串口设计实现了DMA接口,只要系统有DMA通道,通过DMA控制器可进行DMA方式的读写.·该串口具有休眠功能,当系统需要时可把已关断的串口唤醒.使用灵活,并可降低功耗.该设计采用SOC设计流程实现了北桥(计算机控制芯片组)中的一个功能部件—通用异步串口(UART)的IPCore.SOC设计和以往的硬件电路设计有很大的差别,它采取了自顶向下的设计方法和当前流行的EDA工具,而且它们之间的关系是相互依赖的,该文将同时结合通用异步串口的IP设计来阐述如何使用这些工具设计和验证IPCore.并将探讨SOC设计中的IP的复用.该IP设计的串口组采用IO总线集成在北桥的设计里,通过了FPGA验证,并设计了一个WISHBONE总线接口的串口组并通过了仿真和综合.因此,我们可以得出以下结论:串口的IP设计在功能上达到了设计的要求;且该IP模块是可以复用的.9.学位论文张建民面向SoC的USB控制器及通用IO控制器的IP核设计与实现2003随着集成电路技术的发展,芯片的规模突飞猛进,原来由微处理器、协处理器和多块其他外围芯片组成的系统,可以集成在一块芯片内实现,这种一块芯片集成一个系统的技术,称为系统集成芯片(System-on-a-Chip,SoC)技术.系统集成芯片技术受到了计算机界和电子工程界的普遍重视,其发展也是日新月异.SoC芯片的集成度越来越高,运行频率越来越快,面市时间越来越短,为了实现这样的系统,设计者越来越依赖于IP核的重用.IP核在SoC设计中的地位举足轻重,被看作是SoC大厦的地基.而面向设计重用的IP核设计方法几乎涵盖了集成电路设计中的所有经典课题,包括测试、验证、模拟、低功耗等,但它又不仅仅局限于此,还引入了更多的新的研究领域和课题.通用串行总线(USB)和通用IO接口(GPIO)控制器是SoC芯片中非常重要的两种外围接口控制器.本文设计实现了USB控制器及GPIO控制器IP软核、固核与硬核.GPIOIP核已集成在Estar1嵌入式微处理器中一次流片成功,经过测试功能正确.而USBIP核预计在明年集成在SoC中投片.本文采用并行循环冗余校验(PCRC)技术解决了USBIP核中循环冗余校验的实现问题,设计了PCRC16和PCRC5模块,降低了实现难度,并取得了较大的硬件加速.本文在USBIP核中设计实现了可配置端点数和可配置存储器容量技术,在综合前通过宏定义设置,并且基于FPGA实现对可配置端点数技术进行了性能分析与评价.两个可配置特性增强了USBIP核的可伸缩性以及对不同层次和规模的SoC平台的适应能力.本文提出了采用可配置总线接口IP核和总线适配器提高IP核重用性的方法,并且应用于USBIP核的设计中,实