ESD Protection in CMOS ICs

ESD(ElectrostaticDischarge)ProtectioninCMOSIntegratedCircuits靜電放電(ElectrostaticDischarge,ESD)是造成大多數的電子元件或電子系統受到過度電性應力(ElectricalOverstressEOS)破壞的主要因素。這種破壞會導致半導體元件以及電腦系統等，形成一種永久性的毀壞，因而影響積體電路(IntegratedCircuits,IＣs)的電路功能，而使得電子產品工作不正常。而靜電放電破壞的產生，多是由於人為因素所形成，但又很難避免。電子元件或系統在製造、生產、組裝、測試、存放、搬運等的過程中，靜電會累積在人體、儀器、儲放設備等之中，甚至在電子元件本身也會累積靜電，而人們在不知情的情況下，使這些物體相互接觸，因而形了一放電路徑，使得電子元件或系統遭到靜電放電的肆虐。如何才能避免靜電放電的危害呢？除了加強工作場所對靜電累積的控制之外，必須在電子產品中加入具有防患靜電放電破壞的裝置。首先必需考量這額外裝置的效能，如何處理才能達到有效防護的功用。而這裝置應放在何處？以及在工業上的大量應用中，如何才是最省成本的設計方式？這些問題都應一一處理及考慮。在防護裝置的設計上，從加強積體電路本身對靜電放電的耐受能力上著手，可以解決晶片包裝後，組裝、測試、存放、搬運等所遭遇到大多數靜電放電的問題。目前半導體積體電路以互補式金氧半導體(CMOS)技術為主，在本網路中即針對CMOS積體電路之靜電放電防護技術作深入的介紹。第一章簡介(Introduction)在互補式金氧半(CMOS)積體電路中，隨著量產製程的演進，元件的尺寸已縮減到深次微米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造成本。但隨著元件尺寸的縮減，卻出現一些可靠度的問題。在次微米技術中，為了克服所謂熱載子(Hot-Carrier)問題而發展出LDD(Lightly-DopedDrain)製程與結構;為了降低CMOS元件汲極(drain)與源極(source)的寄生電阻(sheetresistance)Rs與Rd，而發展出Silicide製程;為了降低CMOS元件閘級的寄生電阻Rg，而發展出Polycide製程;在更進步的製程中把Silicide與Polycide一起製造，而發展出所謂Salicide製程。在1.0微米(含)以下的先進製程都使用上述幾種重要的製程技術，以提昇積體電路的運算速度及可靠度。CMOS製程技術的演進如表1-1所示，其元件結構示意圖如圖1-1所示。表1-1CMOS製程技術的演進FeatureSize(µm)3210.80.50.350.25JunctionDepth(µm)0.80.50.350.30.250.20.15Gate-OxideThickness(A)5004002001501007050LDDNoNoYesYesYesYesYesSalicide(Silicide)NoNoNoNoYesYesYes圖1-1但是，CMOS元件因為上述先進的製程技術以及縮得更小的元件尺寸，使得次微米CMOS積體電路對靜電放電(ElectrostaticDischargeESD)的防護能力下降很多。但外界環境中所產生的靜電並未減少，故CMOS積體電路因ESD而損傷的情形更形嚴重。舉例來說，當一常用的輸出緩衝級(outputbuffer)元件的通道寬度(channelwidth)固定在300微米(µm)，用2微米傳統技術製造的NMOS元件可耐壓超過3千伏特(人體放電模式)；用1微米製程加上LDD技術來製造的元件，其ESD耐壓度不到2千伏特；用1微米製程加上LDD及Silicide技術來製造的元件，其ESD耐壓度僅約1千伏特左右而已。由此可知，就算元件的尺寸大小不變，因製程的先進，元件的ESD防護能力亦大幅地滑落；就算把元件的尺寸加大，其ESD耐壓度不見得成正比地被提昇，元件尺寸增大相對地所佔的佈局面積也被增大，整個晶片大小也會被增大，其對靜電放電的承受能力卻反而嚴重地下降，許多深次微米CMOS積體電路產品都面臨了這個棘手的問題。但是，CMOS積體電路對靜電放電防護能力的規格確沒有變化，積體電路產品的ESD規格如表1-2所示。表1-2積體電路產品的ESD規格人體放電模式(Human-BodyModel)機器放電模式(MachineModel)元件充電模式(Charged-DeviceModel)Okey2000V200V1000VSafe4000V400V1500VSuper10000V1000V2000V因此，在這個網站裡，我們將教導您有關積體電路的ESD知識，並介紹積體電路的ESD規格標準以及積體電路產品的ESD測試方法；再來，我們將教導您有關積體電路的各種ESD防護設計，其相關技術含括製程(Process)、元件(Device)、電路(Circuits)、系統(Systems)、以及測量(Measurement)。這些相關技術的介紹及設計實例的說明，必能協助您解決貴公司積體電路產品所遭遇到的ESD問題。第二章靜電放電的模式以及工業測試標準因ESD產生的原因及其對積體電路放電的方式不同，ESD目前被分類為下列四類:(1)人體放電模式(Human-BodyModel,HBM)(2)機器放電模式(MachineModel,MM)(3)元件充電模式(Charged-DeviceModel,CDM)(4)電場感應模式(Field-InducedModel,FIM)本章節即對此四類靜電放電現象詳加說明，並比較各類放電現象的電流大小2.1人體放電模式(Human-BodyModel,HBM):人體放電模式(HBM)的ESD是指因人體在地上走動磨擦或其他因素在人體上已累積了靜電，當此人去碰觸到IC時，人體上的靜電便會經由IC的腳(pin)而進入IC內，再經由IC放電到地去，如圖2.1-1(a)所示。此放電的過程會在短到幾百毫微秒(ns)的時間內產生數安培的瞬間放電電流，此電流會把IC內的元件給燒毀。不同HBM靜電電壓相對產生的瞬間放電電流與時間的關係顯示於圖2.1-1(b)。對一般商用IC的2-KVESD放電電壓而言，其瞬間放電電流的尖峰值大約是1.33安培。圖2.1-1(a)HBM的ESD發生情形圖2.1-1(b)在不同HBM靜電電壓下，其靜電放電之電流與時間的關係有關於HBM的ESD已有工業測試的標準，為現今各國用來判斷IC之ESD可靠度的重要依據。圖2.1-2顯示此工業標準(MIL-STD-883Cmethod3015.7)的等效電路圖，其中人體的等效電容定為100pF，人體的等效放電電阻定為1.5KΩ。另外在國際電子工業標準(EIA/JEDECSTANDARD)中，亦對此人體放電模式訂定測試規範(EIA/JESD22-A114-A)，詳細情形請參閱該工業標準。TestStandard:MIL-STD-883CMethod3015.7CLASSIFICATIONSensitivityClass10to1,999VoltsClass22,000to3,999VoltsClass34,000to15,999Volts圖2.1-2人體放電模式(HBM)的工業標準測試等效電路及其耐壓能力等級分類2.2機器放電模式(MachineModel,MM)機器放電模式的ESD是指機器(例如機械手臂)本身累積了靜電，當此機器去碰觸到IC時，該靜電便經由IC的pin放電。此機器放電模式的工業測試標準為EIAJ-IC-121method20，其等效電路圖如圖2.2-1所示。TestStandard:EIAJ-IC-121Method20CLASSSTRESSLEVELSM00to50VM150to100VM2100to200VM3200to400VM4400to800VM5800V圖2.2-1機器放電模式(MM)的工業標準測試等效電路及其耐壓能力等級分類因為大多數機器都是用金屬製造的，其機器放電模式的等效電阻為0Ω，但其等效電容定為200pF。由於機器放電模式的等效電阻為0，故其放電的過程更短，在幾毫微秒到幾十毫微秒之內會有數安培的瞬間放電電流產生。有關2-KVHBM與200-VMM的放電電流比較，顯示於圖2.2-2中。雖然HBM的電壓2KV比MM的電壓200V來得大，但是200-VMM的放電電流卻比2-KVHBM的放電電流來得大很多，因此機器放電模式對IC的破壞力更大。在圖2.2-2中，該200-VMM的放電電流波形有上下振動(Ring)的情形，是因為測試機台導線的雜散等效電感與電容互相耦合而引起的。圖2.2-2人體放電模式(2-KV)與機器放電模式(200V)放電電流的比較圖另外在國際電子工業標準(EIA/JEDECSTANDARD)中，亦對此機器放電模式訂定測試規範(EIA/JESD22-A115-A)，詳細情形請參閱該工業標準。2.3元件充電模式(Charged-DeviceModel,CDM)此放電模式是指IC先因磨擦或其他因素而在IC內部累積了靜電，但在靜電累積的過程中IC並未被損傷。此帶有靜電的IC在處理過程中，當其pin去碰觸到接地面時，IC內部的靜電便會經由pin自IC內部流出來，而造成了放電的現象。此種模式的放電時間更短，僅約幾毫微秒之內，而且放電現象更難以真實的被模擬。因為IC內部累積的靜電會因IC元件本身對地的等效電容而變，IC擺放的角度與位置以及IC所用的包裝型式都會造成不同的等效電容。由於具有多項變化因素難定，因此，有關此模式放電的工業測試標準仍在協議中，但已有此類測試機台在銷售中。該元件充電模式(CDM)ESD可能發生的原因及放電的情形顯示於圖2.3-1(a)與圖2.3-1(b)中。該元件充電模式靜電放電的等效電路圖顯示於圖2.3-2(a)中。IC在名種角度擺放下的等效電容值顯示於圖2.3-2(b)中，此電容值會導致不同的靜電電量累積於IC內部。圖2.3-1(a)Charged-DeviceMode靜電放電可能發生的情形。IC自IC管中滑出後，帶電的IC腳接觸接到地面而形成放電現象。圖2.3-1(b)Charged-DeviceMode靜電放電可能發生的情形。IC自IC管中滑出後，IC腳朝上，但經由接地的金屬工具而放電。圖2.3-2(a)Charged-DeviceModel靜電放電的等效電路圖圖2.3-2(b)IC在各種角度下的等效雜散電容值有關2-KVHBM,200-VMM,與1-KVCDM的放電電流比較，顯示於圖2.3-3中。其中，該1-KVCDM的放電電流在不到1ns的時間內，便已衝到約15安培的尖峰值，但其放電的總時段約在10ns的時間內便結束。此種放電現象更易造成積體電路的損傷。圖2.3-3人體放電模式(2-KV)，機器放電模式(200V)，與元件充電模式(1-KV)放電電流的比較圖。2.4電場感應模式(Field-InducedModel,FIM)此FIM模式的靜電放電發生是因電場感應而起的。當IC因輸送帶或其他因素而經過一電場時，其相對極性的電荷可能會自一些IC腳而排放掉，等IC通過電場之後，IC本身便累積了靜電荷，此靜電荷會以類似CDM的模式放電出來。有關FIM的放電模式早在雙載子(bipolar)電晶體時代就已被發現，現今已有工業測試標準。在國際電子工業標準(EIA/JEDECSTANDARD)中，亦已對此電場感應模式訂定測試規範(JESD22-C101)，詳細情形請參閱該工業標準。第三章靜電放電的測試在了解靜電放電的模式後，正本清源的工作只做了一半，接下來必需了解靜電放電如何影響IC內部，而靜電放電電流如何在IC中流竄是有一脈絡可循，針對各pin間做交叉放電分析是最基本的測試方式，但並非胡亂交叉測試就能得到結論，必需有一套正確而快速的測試方法做為測試的準則。但IC對靜電有一定的承受能力，想得知IC的靜電耐受力，在做測試分析時需有一套正確的判斷標準，否則光有測試方法而無判讀方法也徒枉然。在