数字钟的设计与仿真-完整演示、功能强大

小组成员：卓娅蒋军梁健斌郭宗林钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如，定时报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启动等，所有这些，都是以钟表数字化为基础的。要求设计一个数字钟，以此：1．了解数字钟的设计、组装与调试方法；2．熟悉集成电路的使用方法。一、设计任务1．设计一个有“时”、“分”、“秒”（23小时59分59秒）的十进制数字显示的电子钟，且有稳定可靠的校时功能（时、分）；2．选用中或小规模集成电路组成电子钟，列出调试步骤；3．画出框图和逻辑电路图，简述各部分工作原理，写出设计实验报告。4．选做部分：整点报时功能。在离整点数10s时，自动发出鸣叫声，声长1s，每隔1s鸣叫1次，前4响是低音，后1响为高音，共鸣叫5次，最后1响结束时为整点（低音频率为500Hz，高音频率为1000Hz）。二、设计要求我小组设计的数字钟已达到设计要求。可完成基本的计时功能。并设计有拓展项目：闹钟功能，计时部分添加星期的显示。三、设计结果我小组设计的数字钟主要由以下几部分组成:计时部分，闹钟部分，显示切换部分，控制部分，发声部分计时部分主要组成部分：震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路。闹钟部分：与计时部分相似，只是少了秒信号输入显示切换部分：完成闹钟与计时模块共用显示模块。故有切换问题。发声部分：主要由简单却又能达到目标的蜂鸣器组成。四、方案设计与论证主体思路如图所示：四、方案设计与论证显示模块计时模块闹钟模块显示切换控制模块发声核心功能实现思路：1.计时功能实现思路主要由555计时器产生秒信号，74LS161N芯片完成计数功能，再由CD4511译码器译码，LCD显示器显示。四、方案设计与论证2.闹钟功能实现思路该功能的实现采用了两个模块：计时模块和闹钟模块。计时模块完成普通计时功能，闹钟模块完成闹铃时间记忆。思路为比较两模块的输出。图解如下：四、方案设计与论证普通计时闹铃时间记忆输出当前时间输出闹铃时间判断相同不同不响应闹铃3.显示切换模块实现思路该模块的的设计思路不难，主要是设计了一组电压控制的单刀双置开关群。用开关群组来实现功能的切换。该模块在实际设计中融入了逻辑判断。可判断计时模块与闹钟模块的输出是否相同，从而达到前面说的闹钟功能的实现。四、方案设计与论证1、总电路图：五、原理图的设计星期控制开关计时闹钟开关群闹铃2、计时原理五、原理图的设计2.1秒信号的产生由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。555计时器构成的多谐振荡器的工作原理：五、原理图的设计它由分压器、比较器、基本R—S触发器和放电三极管等部分组成。555计时器的内部结构图五、原理图的设计A∞A∞五、原理图的设计多谢振荡器的模拟电路图五、原理图的设计2.2计数器模块原理在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，根据74LS161的结构把输出端的0101（十进制为5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。五、原理图的设计74LS161芯片介绍：五、原理图的设计74LS161芯片介绍：可用于实现多进制五、原理图的设计74LS160系列的多进制计数器组成原理：五、原理图的设计2.3译码电路设计原理译码电路主要由CD4511芯片构成。CD4511是BCD锁存,7段译码,驱动器。五、原理图的设计2.3译码电路设计之星期的显示关于星期的显示，本小组采用指示灯亮灭来指示星期。五、原理图的设计2.3译码电路设计星期显示的译码电路直接由基本门电路组成：五、原理图的设计2.4整点报时功能原理蜂鸣器判断是否为59分判断是否55秒后判断是否为55秒前50秒后五、原理图的设计2.5校时功能原理时钟出现误差时，需校准。当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。具体设计方法是：用一个单刀双掷开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。不校正时间时开关都应打在与非门的那一端。五、原理图的设计2.5校时原理图1Hz信号校时信号输出进位信号3.1闹钟功能原理a.闹钟模块实现的功能实际只是记忆闹铃时间。原理与计时部分相同。其仿真图为：五、原理图的设计3.1闹钟功能原理b.闹钟实现原理五、原理图的设计普通计时闹铃时间记忆输出当前时间输出闹铃时间判断相同不同不响应闹铃3.1闹钟功能原理c.闹铃时间逻断原理该功能的实现原理为比较计时模块与闹铃时间记忆模块两者的输出，相同则判断为该闹铃，触发闹铃事件；反之则不触发。判断的实现借助异或门。五、原理图的设计4.1显示切换原理显示切换模块实质为一由基本门电路实现的电压控制的单刀双置开关群。五、原理图的设计显示器组计时模块闹钟模块显示切换显示切换仿真图：五、原理图的设计5.1发声部分原理本设计的发声部分有两部分：整点报时和闹铃两者都采用简单而实用的蜂鸣器，简化电路。五、原理图的设计设计的过程中主要采用Multisim10.1软件进行仿真实验。六、仿真模拟七、商业化思考做了个简单的钟，想在手表这一成熟的行业混可行吗？如果说有那么一丝渺茫的希望，在哪里？换个思路。不做表，把钟零件化！！七、商业化思考如和零件话？？？潜在客户是那些？？八、演示的最后