第二章 QuartusII基本使用方法

第2章QuartusII基本使用方法2.0QuartusⅡ简介2.1正弦信号发生器设计2.2引脚锁定和编程下载2.3使用在系统嵌入式存储器数据编辑器2.4使用嵌入式逻辑分析仪进行实时测试2.5嵌入式锁相环a1tPLL宏功能模块调用Altera公司的QuartusⅡ提供了完整的多平台设计环境，能满足各种特定设计的需要，是单芯片可编程系统(SOPC)设计的综合性环境和SOPC开发的基本设计工具，并为AlteraDSP开发包进行系统模型设计提供了集成综合环境。QuartusⅡ设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。QuartusⅡ也可以利用第三方的综合工具，如LeonardoSpectrum、SynphfyPro、FPGACompilerⅡ，并能直接调用这些工具。同样，QuartusⅡ具备仿真功能，同时也支持第三方的仿真工具，如ModelSim。此外，QuartusⅡ与MATLAB和DSPBuilder结合，可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具。2.0QuartusⅡ简介QuartusⅡ包括模块化的编译器。编译器包括的功能模块有分析／综合器(Analysis&Synthesis)、适配器(Fitter)、装配器(Assembler)、时序分析器(TimingAnalyzer)、设计辅助模块(DesignAssistant)、EDA网表文件生成器(EDANetlistWriter)、编辑数据接口(CompilerDatabaseInterface)等。可以通过选择StartCompilation来运行所有的编译器模块，也可以通过选择Start单独运行各个模块。还可以通过选择CompilerTool(Tools菜单)，在CompilerTool窗口中运行该模块来启动编译器模块。在CompilerTool窗口中，可以打开该模块的设置文件或报告文件，或打开其他相关窗口。QuartusⅡ还包含许多十分有用的LPM(LibraryofParameterizedModules)模块，它们是复杂或高级系统构建的重要组成部分，在SOPC设计中将被大量使用，也可与QuartusⅡ普通设计文件一起使用。Altera提供的可参数化宏功能模块和LPM函数均基于Altera器件的结构做了优化设计。在许多实用情况中，必须使用宏功能模块才可以使用一些Altera特定器件的硬件功能。例如各类片上存储器、DSP模块、LVDS驱动器、PLL以及SERDES和DDIO电路模块等。这可以使用QuartusⅡ的MegaWizardPlug-InManager来建立Altera宏功能模块、LPM函数和IP函数，用于QuartusⅡ综合工具中的设计。2.1正弦信号发生器设计2.1.1设计原理正弦信号发生器的结构由4部分组成：数据计数器或地址发生器；正弦信号数据ROM(6位地址线，8位数据线)，含有一个周期共64个8位数据；VHDL顶层设计；8位D/A。顶层文件SINGT.VHD在FPGA中实现，包含2个部分：ROM的地址信号发生器由6位计数器担任，正弦数据ROM由LPM_ROM模块构成能达到最优设计，LPM_ROM底层是FPGA中的EAB、ESB或M4K等。地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出的频率f的关系是：f=f0/642.1.2编辑设计文件首先建立工作库目录，以便设计工程项目的存储。任何一项设计都是一项工程(Project)，都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹。此文件夹将被EDA软件默认为工作库(WorkLibrary)。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。注意不要将文件夹设在计算机已有的安装目录中，更不要将工程文件直接放在安装目录中。(1)新建一个文件夹。注意：文件夹名不能用中文，也最好不要用数字。(2)输入源程序。(3)文件存盘。2.1.3创建工程2.1.4编译前设置1、建立新工程管理窗。2、将设计文件加入工程中。3、选择仿真器和综合器类型。4、选择目标芯片。5、结束设置。1、选择FPGA目标芯片。2、选择配置器件的工作方式。3、选择配置器件和编程方式。4、选择输出配置。5、选择目标器件闲置引脚的状态。2.1.5编译2.1.6定制ROM初始化数据文件。1、建立.mif格式文件。2、建立.hex格式文件。2.1.7定制ROM元件利用MegaWizardPlug-InManager2.1.8再次全程编译并了解编译结果2.1.9仿真2.1.10应用RTL电路图观察器2.2引脚锁定和编程下载2.2.1引脚锁定2.2.2SOF文件下载2.2.3对配置器件编程2.3使用在系统嵌入式存储器数据编辑器对于FPGA中基于嵌入EAB的模块，只要对使用的LPM模块适当设置，就能利用QuartusⅡ的EAB在系统读写功能直接通过JTAG口读取或改写FPGA内处于工作状态的RAM／ROM中的数据，整个过程不影响FPGA的正常工作。(1)打开在系统存储单元编辑窗。在菜单Tools中选择In-SystemMemoryContentEditor项。单击右上的Setup按钮，在弹出的HardwareSetup对话框中选择HardwareSettings页，再双击此页中的选项ByteBlasterMV或ByteBlasterⅡ之后，单击Close按钮，关闭对话框。此功能有许多用处，如在系统了解ROM中加载的数据、读取基于EAB的RAM中采样获得的数据，以及嵌入在FPGA资源设计的CPU中的数据RAM和程序ROM中的信息读取和数据修改等。(2)读取ROM中的波形数据。右击左上窗的数据文件名“NONE”，将弹出下拉菜单，选择菜单中的ReadDatafromln-SystemMemory项，即出现所要求的数据，这些数据是在系统工作的情况下通过FPGA的JTAG口从其内部EABROM中读上来的波形数据，它们应该与加载进去的文件SDATA.hex中的数据完全相同。(3)写数据。编辑波形数据，如将最前面的6个数据改为0，再右击左上窗的数据文件名“NONE”，选择弹出的下拉菜单中的WriteDatatoln-SystemMemory项，即将编辑后所有的数据下载于FPGA中，这时可以从示波器上观察到波形的变化。(4)输入输出数据文件。选择弹出的下拉菜单中的ExportDatatoFile或ImportDatafromFile项可以将在系统读出的数据以MIF或HEX的格式文件存入计算机中，或将此类格式的文件“在系统”地下载到FPGA中去。2.4使用嵌入式逻辑分析仪进行实时测试随着逻辑设计复杂性的不断增加，在计算机上以软件方式的仿真测试变得更加耗费时间，而不断需要重复进行的硬件系统的测试同样变得更为困难。为了解决这些问题，设计者可以将一种高效的硬件测试手段和传统的系统测试方法相结合来完成。这就是嵌入式逻辑分析仪的使用。它可以随设计文件一并下载于目标芯片中，用以捕捉目标芯片内部，设计者感兴趣的信号节点处的信息，而又不影响原硬件系统的正常工作。这就是QuartusⅡ中SignalTapⅡ的使用目的。在实际监测中，SignalTapⅡ将测得的样本信号暂存于目标器件中的嵌入式RAM(如ESB、M4K)中，然后通过器件的JTAG端口和ByteBlasterⅡ下载线将采得的信息传出，送入计算机进行分析。嵌入式逻辑分析仪SignalTapⅡ允许对设计中的所有层次的模块的信号节点进行测试，可以使用多时钟驱动，而且还能通过设置以确定前后触发捕捉信号信息的比例。为了便于迅速了解SignalTapⅡ的使用方法，本节以上面设计的信号发生器为例介绍SignalTapⅡ的使用方法，而后进一步叙述SignalTapⅡ的其他使用方法。2.4.1应用SignalTapII测试singt2.5嵌入式锁相环a1tPLL宏功能模块调用PPCA片内嵌入式锁相环PLL可以与一输入的时钟信号同步，并以其作为参考信号实现锁相，从而输出一至多个同步倍频或分频的片内时钟，以供逻辑系统应用。与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，减少片外干扰；还可以改善时钟的建立时间和保持时间。cyclone系列和Stratix系列器件中的锁相环能对输入的参考时钟相对于某一输出时钟同步独立乘以或除以一个因子，并提供任意相移和输出信号占空比。2.5.1建立嵌入式锁相环PLL元件2.5.2测试锁相环PLL