CMOS模拟集成电路分析与设计

CMOS模拟集成电路分析与设计主讲教师：吴建辉Tel：83795677E-mail：[e-mail]教材及参考书教材：吴建辉编著：“CMOS模拟集成电路分析与设计”(第二版)，电子工业出版社。参考书：RazaviB:DesignofanalogCMOSintegratedcircuitsAllenPE:CMOSAnalogCircuitDesignR.JacobBaker:CMOSMixed-SignalCircuitDesign引言模拟电路与模拟集成电路CMOS工艺？先进工艺下模拟集成电路的挑战？课程主题与学习目标模拟电路与模拟集成电路模拟电路模拟集成电路晶体管数追求最少“不限”匹配性一般不要求需很好匹配电阻值任意值10Ω-100KΩ电容值可以很大较小〈50pf寄生效应影响较小较大分立元件音频放大电路集成音频放大电路半导体材料(衬底)有源器件特性IIIIVVBCNAlSiPGaGeAsInSnSbTlPbBi现代主要集成电路工艺性能CMOSSiBJTSiGeBJT器件速度高高高噪声差好好跨导小大大本征增益小较大大采用CMOS工艺的原因：•低功耗，高容量的数字集成电路驱动•易于与高密度的数字集成电路集成（BiCMOS太贵）先进工艺下模拟集成电路的挑战CMOS工艺的发展以特征尺寸的缩小为显著特征。低功耗高性能的数字电路需求是促进CMOS工艺发展的主要动力先进工艺对模拟电路存在着明显的优势与劣势：主要优势：低功耗、高频率主要劣势：低摆幅、低本征增益、工艺偏差对电路的显著影响、相互干扰等对策：数字辅助等课程主题MOS器件物理单级放大器电流镜差分对放大器的频率特性运算放大器与跨导放大器反馈、稳定性及补偿电子噪声等学习目标较深入理解与模拟设计相关的MOS器件特性建立模拟电路设计中限制与折中的概念学会构架一座复杂器件模型/行为与基本的手算之间的桥梁掌握一种系统的而不是盲目（spice-monkey)的设计方式通过一系列手算设计工程巩固以上知识：许多工业电路/应用的一个高性能反馈放大器的设计与优化第一讲基本MOS器件物理本章主要内容本章是CMOS模拟集成电路设计的基础，主要内容为：有源器件无源器件等比例缩小理论短沟道效应及狭沟道效应MOS器件模型1、有源器件主要内容：1.1几何结构与工作原理1.2极间电容1.3电学特性与主要的二次效应1.4低频及高频小信号等效模型1.5有源电阻1.1MOS管几何结构与工作原理(1)n阱p+n+n+p+p+n+SBGDSGDBp型衬底(a)(b)多晶p+接触孔n+接触孔n阱栅氧化层p＋p+扩散区n＋n+扩散区LddtoxWMOS管是一个四端口器件栅极(G)：栅氧下的衬底区域为有效工作区（即MOS管的沟道）。源极(S)与漏极(D)：在制作时是几何对称的。一般根据电荷的输入与输出来定义源区与漏区：源端被定义为输出电荷（若为NMOS器件则为电子）的端口；漏端则为收集电荷的端口。当该器件三端的电压发生改变时，源区与漏区就可能改变作用而相互交换定义。衬底(B)：在模拟IC中还要考虑衬底（B）的影响，衬底电位一般是通过一欧姆p＋区（NMOS的衬底）以及n＋区(PMOS衬底)实现连接的。1.1MOS管几何结构与工作原理(2)MOS管的主要几何尺寸沟道长度L：CMOS工艺的自对准特点，其沟道长度定义为漏源之间栅的尺寸，一般其最小尺寸即为制造工艺中所给的特征尺寸；由于在制造漏/源结时会发生边缘扩散，所以源漏之间的实际距离（称之为有效长度L’）略小于长度L，则有L’＝L－2d，其中L是漏源之间的总长度，d是边缘扩散的长度。沟道宽度W：垂直于沟道长度方向的栅的尺寸。栅氧厚度tox：则为栅极与衬底之间的二氧化硅的厚度。1.1MOS管几何结构与工作原理(3)MOS管可分为增强型与耗尽型两类：增强型是指栅源电压VGS为0时没有导电沟道，必须依靠栅源电压的作用，才能形成感生沟道。耗尽型是指即使在栅源电压VGS为0时也存在导电沟道。这两类MOS管的基本工作原理一致，都是利用栅源电压的大小来改变半导体表面感生电荷的多少，从而控制漏极电流的大小。1.1MOS管几何结构与工作原理(4)以增强型NMOS管为例：截止区：VGS=0源区、衬底和漏区形成两个背靠背的PN结，不管VDS的极性如何，其中总有一个PN结是反偏的，此时漏源之间的电阻很大。没有形成导电沟道，漏电流ID为0。亚阈值区：Vth＞VGS＞01.1MOS管几何结构与工作原理(5)p+n+n+SBDp型衬底GVGS耗尽层线性区：VGS≥Vth且VDSVGS-Vth形成反型层(或称为感生沟道)感生沟道形成后，在正的漏极电压作用下产生漏极电流ID一般把在漏源电压作用下开始导电时的栅源电压叫做开启电压Vth外加较小的VDS，ID将随VDS上升迅速增大，此时为线性区，但由于沟道存在电位梯度，因此沟道厚度是不均匀的注意：与双极型晶体管相比，一个MOS器件即使在无电流流过时也可能是开通的。p+n+n+SBDp型衬底GVGS1.1MOS管几何结构与工作原理(6)p+n+n+SBDp型衬底GVGSVDS饱和区：VGS≥Vth且VDS≥VGS-Vth当VDS增大到一定数值（VGD=Vth），靠近漏端被夹断。VDS继续增加，将形成一夹断区，且夹断点向源极靠近，沟道被夹断后，VDS上升时，其增加的电压基本上加在沟道厚度为零的耗尽区上，而沟道两端的电压保持不变，所以ID趋于饱和。当VGS增加时，由于沟道电阻的减小，饱和漏极电流会相应增大。在模拟电路集成电路中饱和区是MOS管的主要工作区击穿区：若VDS大于击穿电压BVDS（二极管的反向击穿电压），漏极与衬底之间的PN结发生反向击穿，ID将急剧增加，进入雪崩区，此时漏极电流不经过沟道，而直接由漏极流入衬底。1.1MOS管几何结构与工作原理(7)p+n+n+SBDp型衬底GVGSVDSMOS管的表示符号GDSBNMOSPMOSGDSBGDSNMOSPMOSGDSGDSNMOSPMOSGDSGDSNMOSPMOSGDS1.1MOS管几何结构与工作原理(8)1.2MOS管的极间电容（1）－“本征栅电容”“本征栅电容”：本征电容指的是一些不能避免而在器件工作时必需考虑的电容。还要注意存在着大量的外在的与工艺相关的电容。按不同的工作区讨论本征栅电容：MOS管打开：线性区与饱和区MOS管“关断”：截止区与亚阈值区栅极与导电沟道构成一个平板电容（栅极+栅氧+沟道），即：CGC=WLεOX/tox=WLCOX可以将之视为集总电容，即：CGS=CGD=（1/2）CGC改变任一电压都将改变沟道电荷耗尽型电容CCB（沟道+耗尽层+衬底）形成了源极与漏极到衬底的电容，不过经常忽略。1.2MOS管的极间电容（1）－“本征栅电容”（ON）假设长沟道模型，工作于饱和区时如改变源极电压，则有：在漏极端口的栅与沟道的电压差保持不变（Vth），但源极端口的电压差发生了改变。这意味着电容的“底板”不是均匀改变。详细的分析可以得到此时Cgs=（2/3）WLCOX假设长沟道模型，工作于饱和区时如改变漏极电压则不会改变沟道电荷，即Cgd=0（忽略二次效应及外部电容）。1.2MOS管的极间电容（1）－“本征栅电容”（ON）不存在导电沟道：栅到衬底间的电容等效为栅氧电容与耗尽电容的串联。如果栅电压为负，则耗尽层变薄，栅与衬底间电容增大。对于大的负偏置，则电容接近于CGC。1.2MOS管的极间电容（1）－“本征栅电容”（OFF）1.2MOS管的极间电容(1)C4p型衬底耗尽层反型层CbsC2C3C1CbdSDGLdd栅与沟道之间的栅氧电容：C2=WLCox，其中Cox为单位面积栅氧电容εox/tox；沟道耗尽层电容：交叠电容（多晶栅覆盖源漏区所形成的电容，每单位宽度的交叠电容记为Col）：栅源交叠电容C1＝WCol栅漏交叠电容C4=WCol注：由于是环状的电场线，C1与C4不能简单地写成WdCox，需通过更复杂的计算才能得到，且它的值与衬底偏置有关。FsubsiNqWLC431.2MOS管的极间电容(2)源漏区与衬底间的结电容：Cbd、Cbs漏源对衬底的PN结势垒电容一般由两部分组成：垂直方向（即源漏区的底部与衬底间）的底层电容Cj横向即源漏的四周与衬底间构成的圆周电容Cjs一般分别定义Cj与Cjs为单位面积的电容与单位长度的电容。而每一个单位面积PN结的势垒电容为：Cj0：零偏时单位面积结电容（与衬底浓度有关）；VR：通过PN结的反偏电压；ΦB：PN结接触势垒差（一般取0.8V）；m：底面电容的梯度因子(0.3~0.4)。源漏的总结电容可表示为：H：源、漏区的长度；W：源、漏区的宽度总的宽长比相同的情况下，采用并联结构，即H不变，而每一管的宽为原来的几分之一，则并联结构的MOS管的结电容比原结构小。mBRjjVCC101.2MOS管的极间电容(3)jsjbsbdCHWWHCC)(,1.2MOS管的极间电容(4)CDBCGDGBSDCGSCSBCGBMOS管的极间电容：1.2MOS管的极间电容(5)不同工作区的极间电容截止区：漏源之间不存在沟道栅源、栅漏之间的电容为：CGD=CGS=ColW栅与衬底间的电容为栅氧电容与耗尽区电容之间的串联：CGB=(WLCox)Cd/(WLCox+Cd)L为沟道的有效长度在截止时，耗尽区电容较大，故可忽略，因此：CGB=WLCoxCSB与CDB的值相对于衬底是源漏间电压的函数FsubsidNqWLC41.2MOS管的极间电容(6)不同工作区的极间电容饱和区栅漏电容大约为：WCol漏端夹断，沟道长度缩短，从沟道电荷分布相当于CGS增大，CGD减小，栅与沟道间的电位差从源区的VGS下降到夹断点的VGS-Vth，导致了在栅氧下的沟道内的垂直电场的不一致。可以证明这种结构除了过覆盖电容之外的电容值：2WLCox/3因此有：CGS=2WLCox/3+WCol当MOS管工作饱和区时，栅与衬底间的电容常被忽略，这是由于反型层在栅与衬底间起着屏蔽作用，也就是说如果栅压发生了改变，导电电荷的提供主要由源极提供而流向漏，而不是由衬底提供导电荷。1.2MOS管的极间电容(7)不同工作区的极间电容线性区漏源之间产生反型层并且沟道与衬底之间形成较厚的耗尽层，产生较小的耗尽层电容，此时栅极电容为：CGD=CGS=WLCox/2+WCol因为S和D具有几乎相等的电压，且栅电压变化ΔV就会使相同的电荷从源区流向漏区，则其栅与沟道间的电容WLCox等于栅源及栅漏间的电容。与工作于饱和区一样，在线性区时，栅与衬底间的电容常被忽略。1.2MOS管的极间电容(8)VDViVthVD+VthVGS=ViCGDCGSWCol饱和截止线性区olox2WCWLColox32WCWLC注意：在不同区域之间的转变不能由方程直接提供，只是根据趋势延伸而得。总结1.3电特性与主要的二次效应1.3.1电特性阈值电压I/V特性输入输出转移特性跨导等电特性1.3.2二次效应MOS管的衬底效应沟道调制效应亚阈值导通温度效应1.3.1MOS管的电特性—阈值电压(1)Vth定义为吸引到表面的电子的数量与掺杂原子的数量相等时所对应的VGS，主要是由表面电荷控制的。阈值电压（NMOS）在漏源电压的作用下刚开始有电流产生时的VG为阈值电压Vth：ΦMS：指多晶硅栅与硅衬底间的接触电势差称为费米势，其中q是电子电荷Nsub：衬底的掺杂浓度Qb：耗尽区的电荷密度，其值为，其中是硅的介电常数Cox：单位面积的栅氧电容，，Qss：氧化层中单位面积的正电荷VFB：平带电压，VFB＝FBfoxboxssV2CQCQ2oxbfMSthCQV)ln()(isubfnNqkTsubfsibNqQ4sioxo