数电第五版(阎石)第三章课后习题及答案

【题3-4】画出图P3.4所示电路在下列两种情况下的输出电压波形：（1）忽略所有门电路的传输延迟时间；（2）考虑每个门都有传输延迟时间𝑡𝑝𝑑。输入端A、B的电压波形图如图所给出。第三章门电路解：两种情况下的电压波形图如图A3.4所示。【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的逻辑函数式。（a）图P3.7（a）电路可划分为四个反相器电路和一个三输入端的与非门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式，'111'1'1'1)(,,,CBADCCBBAA''''111')(CBACBACBADY（b）图P3.7（b）电路可划分为五个反相器电路和一个或非门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式：'111''''()()YABCABCABC（c）图P3.7（c）电路可划分为三个与非门电路、两个反相器电路和一个或非门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式：''')(,)(,)'(,)(GINHHEFGCDFABE'''''()()'()'()()YIHABCDINHABCDINH（d）图P3.7（d）电路可划分为两个反相器电路和两个传输门电路，如图所示。从输入到输出逐级写出输出的逻辑函数式：ABBAY''【题3.8】试画出图3-8（a）（b）两个电路的输出电压波形，输入电压波形如图（c）所示。输出电压波形如右图所示：【题3.9】在图3-21所示电路中，G1和G2是两个OD输出结构的与非门74HC03，74HC03输出端MOS管截止电流为导通时允许的最大负载电流为这时对应的输出电压VOL（max）=0.33V。负载门G3-G5是3输入端或非门74HC27，每个输入端的高电平输入电流最大值为，低电平输入电流最大值为，试求在、、、、并且满足，的情况下，的取值的允许范围。uAIOH5(max)mAIOL2.5(max)uAIIH1(max)uAIIL1(max)VVOD5VVOH4.4VVOL33.0LR解：的最大允许值为：的最小允许值为：故的取值范围应为：LRkmInIVVRIHOHOHODL6.31101910524.4566(max)LRkImIVVRILOLOLODL9.0109102.533.05||63'(max)(min)LRk6.31k9.0RL【题3.10】图P3.10中的𝐺1~𝐺4是OD输出结构的与非门74HC03,他们接成线与结构。试写出线与输出Y与输入𝐴1、𝐴2、𝐵1、𝐵2、𝐶1、𝐶2、𝐷1、𝐷2之间的逻辑关系式，并计算外接电阻𝑅𝐿取值的允许范围。已知𝑉𝐷𝐷=5V,74HC03输出高电平时漏电流的最大值为,低电平输出电流最大值为此时输出低电平为负载门每个输入端的高、低电平输入电流最大值为±1𝜇𝐴。要求满足𝑉𝑂𝐻≥4.4V，𝑉𝑂𝐿≤0.33V。AIOH5)max(AIOLm2.5)max(VIOL33.0)max(解：在𝑅𝐿取值合理的情况下，Y的逻辑函数式为：𝑅𝐿的最大允许值为：𝑅𝐿的最小允许值为：故𝑅𝐿的取值范围应为：)(21212121'DDCCBBAAYkmInIVVRIHOHOHDDL20101010544.4566(max)kImIVVRILOLOLODL9.01010102.533.05||63'(max)(min)k20k9.0RL【题3.11】在图P3.11的三极管开关电路中，若输入信号𝑣1的高、低电平分别为𝑉𝐼𝐻=5V，𝑉𝐼𝐿=0V，试计算在图中标注的参数下能否保证𝑣1=𝑉𝐼𝐻时三极管饱和导通，𝑣1=𝑉𝐼𝐿时三极管可靠地截止？三极管的饱和导通压降，饱和导通内阻=20。如果参数配合不当，则在电源电压和𝑅𝐶不变的情况下，应该如何修改电路参数？解：利用戴维宁定理可以将电路简化成图A3.11的形式。其中的𝑅𝐸、𝑉𝐸分别为：VVCE1.0)sat(RsatCE)(当𝑣𝐼=0时，三极管能可靠的截止。12123.97ERRRkRR105.15.118IEIvvvV105.12.25.118EvVV当𝑣𝐼=5v时，而三极管的饱和基极电流为：三极管不饱和。减小R的电阻或用β值更大的三极管可以使三极管在𝑣𝐼=5V时导通为饱和状态51055.11.695.118EvVV31.690.70.253.9710EBEBEvViAmAR()3()100.10.32()30(10.02)10ccCEsatBSCCEsatVVIAmARRBBSiI【题3.13】试分析图3.13中各电路的逻辑功能，写出输出逻辑函数式。（a）Y=AB（b）Y=A+B（c）)(BAY（d）Y)时1）当（(21GGA)时0）当（(高阻态21GG【题3.14】指出图3.14中各门电路的输出时什么状态（高电平、低电平、高阻态）。已知这些门电路都是74系列TTL电路。解：Y1为低电平，Y2为高电平，Y3为高电平，Y4为低电平，Y5为低电平，Y6为高阻态，Y7为高电平，Y8为低电平。【题3.15】说明图P3.15中各门电路的输出是高电平还是低电平。已知它们都是74HC系列的CMOS电路。解：Y1为高电平，Y2为高电平，Y3为低电平，Y4为低电平【题3.16】在图3.16中由74系列TTL与非门组成的电路中，计算门𝐺𝑀能驱动多少个同样的与非门。要求𝐺𝑀输出的高、低电平满足。与非门的输入电流为𝐼𝐼𝐿≤-1.6mA，时输出电流最大值为时输出电流最大值为。𝐺𝑀的输出电阻可以忽略不计。解：在满足的条件下，求得可驱动的负载门数目为：在满足的条件下，求得可驱动的负载门数目为：故最多驱动5个与非门VVVVOLOH4.0,2.3VAVIOLIH4.0。40AIOLm16)max(VVOH2.3AIOHm4.0-)max(VVOL4.0(max)16101.6OLLILINIVVOH2.3(max)3110.41052240OHHIHINI【题3.18】试说明在下列情况下，用万用表测量图P3.18的𝑣12端得到的电压各为多少：（1）𝑣11悬空;（2）𝑣11接低电平（0.2V）;（3）𝑣11接高电平（3.2V）;（4）𝑣11经51Ω电阻接地；（5）𝑣11经10KΩ电阻接地。图中的与非门为74系列的TTL电路，万用电表使用5V量程，内阻为20KΩ/V。解：这时相当于𝑣12端经过一个100KΩ的电阻接地。假定与非门输入端多发射极三极管每个发射结的导通压降为0.7V,则有（1）𝑣12≈1.4V（2）𝑣12≈0.2V（3）𝑣12≈1.4V（4）𝑣12≈0V（5）𝑣12≈1.4V【题3.21】在图P3.21所示电路中𝑅1、𝑅2和C构成输入滤波电路。当开关S闭合时，要求门电路的输入电压,当开关S断开时，要求门电路的输入电压,试求𝑅1和𝑅2的最大允许阻值。𝐺1~𝐺5为74LS系列TTL反相器，它们的高电平输入电流,低电平输入电流解：当S闭合时，𝑅1被短路，当𝑉𝐼𝐿为最大值0.4V时当S断开时，当𝑉𝐼𝐻为最小值4V时，VVIL4.0VVIH4AIIH20mAIIL4.0KKIVRILIL2.04.054.05)max()max(）max（2KKIVVRRIHIHCC1002.0545215)max()max(maxKKRRRR8.9)2.010(21因此)max(2max）max（1【题3.23】计算图P3.23电路中上拉电阻𝑅1的取值范围。其中𝐺1、𝐺2、𝐺3是74LS系列OC门，输出管截止时的漏电流𝐼𝑂𝐻≤100𝜇𝐴,输出低电平时允许的最大负载电流𝐼𝑂𝐿(max)=8mA。𝐺4、𝐺5、𝐺6为74LS系列与非门，它们的输入电流。给定𝑉𝐶𝐶=5V,要求OC门的输出高低电平满足VVOL4.0AIILm4.0AIIH20VVOH2.3VVOL4.0解：𝑅𝐿的最大允许值为：𝑅𝐿的最小允许值为：故𝑅𝐿的取值范围应为：kKmInIVVRIHOHOHDDL29.4602.031.02.35(max)kKImIVVRILOLOLODL68.04.0384.05||'(max)(min)k29.4k68.0RL【题3.29】试说明下列各种门电路哪些可以将输出端并联使用（输入端的状态不一定相同）：（1）具有推拉式输出级的TTL电路；（2）TTL电路的OC门；（3）TTL电路的三态输出门；（4）互补输出结构的CMOS门；（5）CMOS电路的OD门；（6）CMOS电路三态输出门。解：（1）、（4）不可；（2）、（3）、（5）、（6）可以