基于FPGA的GPS时钟驯服电路设计与实现

基于FPGA的GPS时钟驯服电路设计与实现张磊，黄海生，张斌（西安邮电大学陕西西安710121）摘要：为满足系统对高精度时钟的要求，根据晶振时钟无随机误差和全球定位系统（GPS）时钟无累计误差的特点，提出了一种利用GPS秒时钟驯服晶振时钟来实现高精度时钟的方案。该方案根据数字锁相环倍频原理，通过测量GPS秒时钟和本地生成秒时钟的相位误差来调整电路分频比，实时消除晶振时钟的累计误差，从而实现高精度的系统时钟。经实际验证，该方法在使用16.369M温补晶振时，在GPS信号有效情况下输出时钟误差小于0.1ppm，GPS信号失效后1小时后误差小于0.3ppm。关键词：GPS秒时钟；时钟驯服；高精度时钟；时间同步；现场可编程门阵列中图分类号:TN492文献标识码:ADesignandImplementationofGPSclocktamecircuitBasedonFPGAZHANGLei,HUANGHai-sheng,ZHANGBin(Xi’anUniversityofPostsandTelecommunications,Xi’an710121,China)Abstract:Tomeettherequirementsofsystemforhighprecisionclock,Accordingtothecharacteristicsofcrystalclockwithoutrandomerrorandtheglobalpositioningsystem(GPS)clocknoaccumulatederror,thispaperproposesaschemeofusingGPSsecondsignaltotamecrystaloscillatorclocktorealizehighprecisionclock.TheschemebasedontheprinciplesofdigitalPLLfrequencymultiplierbymeasuringthephaseerroroftheGPSsecondsclockwiththelocalclocktoadjusttheratiooftheclockdividercircuit,real-timeeliminatingcrystalclockcumulativeerror,Soastorealizehighprecisionsystemclock.Verifiedbypractical,themethodintheuseof16.369MHZtemperature-compensationcrystaloscillator,undertheconditionofGPSsignalseffectivelytheoutputclockerrorislessthan0.1ppm,GPSsignalfailureafter1houraftertheerrorislessthan0.3ppm.Keywords:GPSsecondclock;clocktame;high-accuracyclock;timesynchronization;field-programmablegatearray(FPGA)0引言GPS是一个全球卫星导航定位系统，可以为用户免费提供实时、高精度的时间信息。GPS的时间系统由具有高精度、高稳定度的原子钟组成。由地面控制系统的氢原子或铯原子钟向主运行钟提供时间与频率微调参数，使主运行钟保持极高的长期稳定性，精度可以达到12151010，没有累计误差【1】。现代电力和通信系统等需要高精确的时钟系统，时钟系统精度要求达到1s，甚至纳秒级别。如何简单、低成本的获取高精度时间系统尤为重要。电子系统一般使用晶振作为时钟源，经分频后作为系统时钟。晶振随着使用环境温度、电压的变化以及时间的推移，频率会有一定的偏移，但晶振频率短稳特性好，无随机误差。针对以上问题，结合GPS时钟无累积误差和晶振时钟无随机误差的特性，采用一种使用GPS时钟同步晶振时钟，实现高精度同步时钟的方法。此方法使用GPS时钟实时测量晶振时钟频率以及输出时钟相位，利用晶振频差和输出时钟相位差调节电路分频比，消除晶振时钟累积误差的同时与GPS时钟保持同步【1】【2】。1时钟误差分析1.1晶振秒时钟误差分析对温补晶振时钟进行分频，可以得到系统需要的频率时钟。设晶振时钟频率为f，周期t。设系统需要的时钟频率为0f，周期为0T。则标准分频比为：0iMnf（1）式中：in为晶振时钟在一秒时间内的计数值。因为温补晶振在短时间内的频率稳定度很好，短时间内使用晶振分频得到的时钟频率随机误差很小。现连考察续晶振分频得到的时钟序列：123nTTTT，，，，，设观测的第一个时钟与标准时间（UTC）的偏差为0t，由于晶振时钟频差导致的每周期时钟偏差为1t，对应每个时钟的误差是123,,,,n。则有：001iittiTT1,2,3,,in（2）有（2）式可知，分频时钟在开始时误差较小，随着时间的推移，即i值较大时，误差不断积累，误差显著增大。此外，由于分频比可能是无限小数，系统分频不可能做到准确无误，分频比有一定的截断误差，也会给输出时钟增加误差。2.2GPS秒时钟误差分析GPS的时间系统由具有高精度、高稳定度的原子钟组成。并由地面控制系统的氢原子或铯原子钟向主运行钟提供时间与频率微调参数，使主运行钟保持极高的长期稳定性，精度可以达到12151010，没有累计误差。由于GPS信号受电离层延迟误差，对流层延迟误差，多径效应和接收机噪声的影响，接收机在正常工作时恢复出来的秒时钟信号也存在一定的误差，秒时钟误差服从正太分布，表现为恢复出的GPS秒信号相对于UTC时钟脉冲有左右漂移。设GPS接收机恢复出的秒时钟与UTC时钟误差为，为随机误差且服从正太，取样数N，有：20,N（3）对于不同型号的接收机，对应的取值不同，一般在100ns以内，如星际通GP5MX1513F1GPS为50ns。观察n个GPS秒时钟序列123nTTTT，，，，，假设每个秒时钟对应的随机误差为123,,,,n，UTC秒时钟0T，有：0iiTT1,2,3,,in(4)则有随机误差的平均值为：00111111inininiiiiiinnnTTTT(5)由于i服从正态分布，n时，10inii，得：01liminniinTT(6)由以上分析知GPS秒时钟有一定的随机误差，误差随不同型号接收机变化大小不一；但时钟长时间的累积误差趋于零，即GPS秒时钟没有累计误差，可以将它作为标准时钟驯服晶振时钟来生成高精度系统时钟。3高精度时钟驯服原理由于晶振时钟短期稳定性好，随机误差较小，而GPS秒时钟没累计误差较小，所以使用GPS秒时钟驯服晶振时钟，消除晶振时钟累积误差。对晶振时钟驯服有两种方法：一种是将晶振时钟误差转化为晶振对应的电压调节量，直接对晶振工作电压进行控制，从而调节晶振震荡时钟周期，使晶振时钟趋于一个标准值，这种方法优点是可以得到精确地晶振时钟，缺点是技术实现复杂，不易实现；一种是将晶振时钟误差转化为时钟分频调节量，对分频电路的分频比进行调节，得到高精确的分频时钟，这种方法优点是技术实现简单，缺点是需要更高频的晶振【3】。本文采用第二种方法，根据数字锁相环原理，以GPS秒时钟为基准，通过GPS秒时钟驯服晶振时钟实现系统需要的高精度时钟。3.1数字锁相环原理数字锁相环的主要功能是使得输出信号和输入信号相位保持一个固定的关系，锁相环一旦进入锁定状态，输出信号和输入信号相位关系基本保持不变，只有很小的抖动误差，而没有频率误差【4】。本文基于这一原理实现高精度同步时钟，既能消除晶振时钟引起的累积误差，同时保持了较小的随机误差。相位比较电路滤波电路分频控制电路分频电路1PPSCLK_OUTPPS图1数字锁相环原理框图Fig.1PrincipleblockdiagramofDigitalPLL3.1.1相位比较电路相位比较电路工作时钟为clkf，即系统晶振时钟。相位比较电路测量GPS接收机1PPS信号和本地晶振分频得到的PPS信号的相位关系，输出两者相位差值。接收机1PPS信号对于电路是一个异步信号，电路需要找出它的上升沿时刻，产生一个窄脉冲，窄脉冲同步于电路晶振时钟，窄脉冲的上升沿对应1PPS信号的起始时刻，在窄脉冲的上升沿处检测PPS信号的相位值。3.1.2滤波电路由于GPS接收机输出的1PPS信号有随机误差，表现为1PPS信号上升沿相对于UTC时间有一定的抖动性，所以以1PPS信号为标准得到的相位误差值会受到影响，将原本1PPS信号的随机误差带入到测量的相位误差中，需要对得到的相位误差进行滤波处理。由2.2节GPS秒时钟误差分析知GPS秒时钟误差为随机误差，可以通过多次观察取平均值的方法滤除随机误差【1】【5】。经实际验证，此方法简单有效，可以有效滤除GPS秒时钟随机误差对相位误差的影响。3.1.3分频电路分频电路对本地晶振时钟进行分频，产生系统需要的高精度时钟。分频电路是一个分频可控的小数分频器，分频比需要根据经过滤波电路输出不断调节，实时消除晶振时钟误差。控制器分频器1分频器2图2小数分频原理框图Fig.2Principleblockdiagramofdecimalfrequencydivider数字电路中不能直接实现小数分频，实际中是通过两个整数分频电路实现。控制器控制两个分频器，同一时刻只能有一个分频器工作，由控制器决定【6】。设分频器1分频比为分频比的整数部分M，分频器2分频比为1M。控制器的关键是如何控制分频器1和分频器2的分频次数，从而在较长的一段时间内是电路的平均分频比等于需要的小数分频比。设一段时间内，分频器1分频1N次，分频器2分频2N次，则这段时间内平均分频比为1221212(1)MMMNNNNNNN(7)12,NN取不同值时上式取值范围,1MM，理论上可以实现M值1M间任意小数分频比。考虑到数字电路特点，在工程实现当中，将以上等式转化为12iiiiMa(8)实现时i的取值不可能无限大，需根据系统允许的时钟误差值进行截取。3.1.4分频电路控制电路downupclkrst累加器ina1selrstclkdownupclkrst累加器inandownupclkrst累加器ina1图3分频控制器原理图Fig.3Principleblockdiagramoffrequencydivisioncontroller由分频器原理分析知，分频电路有两个分频器1F和2F，分频比分别为M和1M。分频控制器的作用是产生控制信号，控制两个分频器的工作时间比例，使输出时钟在一段时间内的平均等效频率趋近于设置的时钟频率。控制器是一个串行加法器，累加器位数由分频比的小数位决定。累加器输入值123,,,,naaaa的初始值为式（8）中的系数，考虑晶振频差范围和锁相环稳态误差，只有前几位系数可调，其他系数固定不变。电路正常工作时会依据鉴相结果进行小幅度调整。如果式（8）中的系数无穷或位数太大，需进行截断取舍。控制器输出一位控制信号sel，sel为高时选择分频器2F，为低时选择分频器。所以sel信号的占空比最终确定了分频电路的等效小数分频系数。3.2时钟误差分析及处理3.2.1输出时钟抖动性分析通过以上方法，既可以消除晶振时钟的累积误差，同时通过滤波电路减小了GPS秒时钟随机误差对输出时钟的影响。由于小数分频电路的具体结构，决定了以这种分频电路产生的分频时钟具有一定的抖动性【6】。对（8）式对应的控制器，分析他的固有抖动，令：maxNi(9)则分频器周期为：2iT一个分频周期内分频器产生信号的抖动量为：20112tjjtLtjMNtDNN1,2,3,,jT(10)Lt为控制器的控制信号，0t为晶振时钟的周期。则信号的抖动峰峰值为：maxjppjDD