以TMS320LF2407最小系统为例的DSP设计方案

方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计设计步骤设计步骤设计步骤设计步骤
算法分析和优化；
DSP的选择；
DSP最小系统设计；
模拟电路接口；
系统控制电路；
软件编写和调试
系统测试与验证Editbyhyw0663方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计一一一一、、、、数字化及实现数字化及实现数字化及实现数字化及实现1、、、、信号分类信号分类信号分类信号分类2、、、、采样定理采样定理采样定理采样定理1、、、、信号分类信号分类信号分类信号分类模拟信号，傅立叶变换和拉普拉斯变换；离散信号，他是带有模拟信号，仍然使用傅立叶变换和拉普拉斯变换；数字信号，他是一个序列，使用离散傅立叶变换和Z变换；Editbyhyw0663、抽样定理2.采样定理采样定理采样定理采样定理
低通采样定理抽样频率要至少大于信号最高频率的2倍；
带通采样定理带通采样时采样频率不一定要满足Nyquist准则，带通采样的采样频率选择方法为：（1）fs2Δf(BW)（2）fs=4fc/(2NZ-1)其中，NZ=1，2，3，…的最大整数。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、ADC种类种类种类种类••••逐次比较ADC•双线性ADC•FLASHADC•Σ-δADCΣ-δADC采样过抽样技术，后接抽取滤波。过抽样可以加大扩展频率间的间隔，从而降低前置抗混叠滤波器要求。抽取滤波会使频谱扩展，他要完成抽取和滤波两个作用。可以用多相滤波，梳状滤波，半带滤波。Editbyhyw0663指标指标指标指标
最高采样频率；
分辨率；
无杂散动态范围；
差分非线性失真；
微分非线性失真；
互调失真；
孔径抖动；；；；Editbyhyw0663、、、、硬件设计硬件设计硬件设计硬件设计①DSP同串口ADCTLC320AC0X是TI公司的串口ADC，他们的速度虽然不快，但是，可以同DSP进行无缝链接，硬件设计简单。。。。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663②DSP同并口ADC
并口ADC通常管脚功能简单，有片选，输出使能，地址，数据，中断。我们把ADC作为DSP的外部I/O空间，通过译码电路，可以实现DSP与ADC的接口。译码电路通常使用CPLD或者FPGA。
各个管脚的功能要通过查找数据手册，这些手册可以同过下面方法获取：二二二二、、、、DSP芯片简介芯片简介芯片简介芯片简介1、、、、2407管脚分布图管脚分布图管脚分布图管脚分布图DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计1442、、、、管脚的分类管脚的分类管脚的分类管脚的分类数据信号初始化，中断和复位操作多处理信号存储器控制信号振荡器/计时器信号多通道缓冲串行端口主机端接入信号电源PNS测试管脚Editbyhyw0663、、、、管脚注意事项管脚注意事项管脚注意事项管脚注意事项
外部中断不使用时拉高
复位管脚有效的要求
MP/MC管脚在启动时起作用
HOLD和HOLDA的作用
JTAG接口
XF标志
READY和HPIREADY
时钟控制
电源DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663三三三三、、、、时钟设计时钟设计时钟设计时钟设计1、电路的两种接法：内部振荡器，实际是内部一个放大器，外部是无源晶振外部晶振，实际是有源晶振ExternalClockCLKOUTVCCcrystaloscillatorGND3.3VDSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、时钟模式时钟模式时钟模式时钟模式
输入时钟通过一个锁相环电路PLL，对输入时钟分频（DIV模式）或者倍频（PLL模式），然后传给CPU作为工作时钟；
硬件控制PLL是指通过管脚来定义是倍频还是分频，一旦硬件完成，CPU频率固定，不可变换，用于较早DSP。
软件控制PLL则通过寄存器CLKMD的值决定倍频还是分频。初始时，CLKMD决定于管脚CLKMD1，CLKMD2，CLKMD3，用户可以在启动后修改CLKMD寄存器。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、2407的的的的PLL设置设置设置设置
硬件上，选定时钟电路，然后，确定管脚CLKMD1，CLKMD3，CLKMD3；
初始化CLKMD；
STOPMODE时，CPU时钟等于输入时钟（有源时钟）或者一半（无源时钟）DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、软件设置软件设置软件设置软件设置PLL例子例子例子例子(设置CLKOUT=CLKINx3)STM#0h,CLKMD;switchtoDIVmodeTstStatu:LDMCLKMD,AAND#01b,A;pollSTATUSbitBCTstStatu,ANEQSTM#0214fh,CLKMD;PLLON/OFF=11;STATUSisPLLmode;PLLMUL=0010,PLLDIV=0;PLLCOUNT=00101000(41);PLLNDIV=1DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663四四四四、、、、电源设计电源设计电源设计电源设计1、、、、交流变直流交流变直流交流变直流交流变直流在高频电路中学过，其过如下。在通常的数字电路中，我们使用12V5V作为基本的直流电源，其他直流电一般都是通过这些电源加上DC-DC芯片产生。市电变压整流稳压滤波DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、DSP的工作电压的工作电压的工作电压的工作电压
核心电源CVDD，根据型号不同，可以是2.5伏，也可以是1.8伏。供电对象是DSP内部所有设备，包括CPU，时钟和外设
I/O口电压DVDD3.3伏。高级的芯片都是3.3伏，因为这样可以减少芯片的功耗和体积。但是，5伏器件价格更便宜，购买更方便。供电对象只是管脚。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、电路设计电路设计电路设计电路设计
通过5伏电压的分压，缺点是不够稳定
使用专用电源芯片，实际就是DC-DC芯片，如：单电源输出TPS7333，TPS7133双电源输出TPS73HD318
凡是DSP的DVCC和CVCC管脚，都应该加上旁路电容10u，0.1uDSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663五五五五、、、、电平转换电平转换电平转换电平转换1、、、、两种电压两种电压两种电压两种电压数字电路的接口电压通常就是器件I/O电压，要么是3.3V，要么是5V；3.3V功耗，体积有优势，5V则是供货渠道和价格有优势；2、、、、两者器件两者器件两者器件两者器件CMOS和TTL采样的器件不同，但是，都可以产生3.3V和5V；电压间的关系：输入最大低电平，输入最小高电平，输出最大低电平和输出最小低电平是器件关于电平的参数。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、转换解决方法转换解决方法转换解决方法转换解决方法
制定方案时，尽量使系统电压统一；
可以使用根据芯片的手册，比较接口芯片的电压是否兼容，如果兼容，可以直接相连；
使用CPLD来解决电压转换；
使用专门的电压转换芯片，如：SN74ALVC164245,SN74ALVC4245他们有的是单向的，有的是双向的。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663六六六六、、、、JTAG电路设计电路设计电路设计电路设计1、、、、JTAG的基本概念的基本概念的基本概念的基本概念JTAG是JOINTTESTACTIONGROUP的缩写。这个组织设计了一种基于边界扫描的接口，用于集成电路芯片的测试，协议为IEEE1149.1。芯片执照商设计芯片时，需要遵循这样的协议，从而建立一个JTAG接口。通过这个接口，我们可以向芯片发送数据，进行调试。2、、、、边界扫描结构边界扫描结构边界扫描结构边界扫描结构结构上，他包括三个部分，软件部分，硬件部分，目标设备。结合DSP，软件是CCS，硬件是仿真器，目标设备是PCB。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、仿真头排列仿真头排列仿真头排列仿真头排列DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663、、、、硬件设计硬件设计硬件设计硬件设计
JTAG接头在PCB板上是DIP14的双排插头。
6脚为空
5脚（VCC）在使用并口仿真器时最好接5V。DSPDSP方案设计方案设计方案设计方案设计方案设计方案设计方案设计方案设计Editbyhyw0663