您好,欢迎访问三七文档
当前位置:首页 > IT计算机/网络 > 其它相关文档 > 计算机组成第2次作业答案
1第2次作业:第3章3题、第4章3题、第5章4题第3章1.虚拟存储器可看作是一个容量非常大的存储器,有了它,用户无需考虑所编程序在中是否放得下或放在什么位置等问题。BA.逻辑,辅存B.逻辑,主存C.物理,辅存D.物理,主存2.请比较虚拟存储器和Cache这两种存储系统的相似之处和主要区别。相似之处:从原理角度,即两者所使用的地址变换及映射方法和替换策略,是相同的,都基于程序局部性原理。⑴把程序中最近常用的部分驻留在高速的存储器中;⑵一旦这部分变得不常用了,把它们送回到低速的存储器中;⑶这种换入换出是由硬件或操作系统完成的,对用户是透明的;⑷力图使存储系统的性能接近高速存储器,价格接近低速存储器。主要区别:在虚拟存储器中未命中的性能损失,要远大于Cache系统中未命中的损失。cache-主存层次的控制完全由硬件实现,对各类程序员是透明的;而虚拟存储器的控制是软硬相结合.3.假设主存只有a,b,c三个页框,组成a进c出的FIFO队列,进程访问页面的序列是8,4,5,6,4,8,6,4,8,8,2,5号。用列表法求采用FIFO+LRU替换策略时的命中率。解答:求解表格如下所示页面访问序列845648648825命中率a8456486488255/12=41.67%b84564864482c8456486648命中命中命中命中命中第4章1.堆栈是一种特殊的数据寻址方式,基于原理。BCA.FIFOB.FILOC.LIFOD.LILO2.堆栈寻址方式中,设A为累加器,SP为堆栈指示器,MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)→MSP,(SP)-1→SP,那么出栈操作的动作顺序应为D。A.(SP)-1→SP,(MSP)→AB.(MSP)→A,(SP)-1→SPC.(MSP)→A,(SP)+1→SPD.(SP)+1→SP,(MSP)→A3.某微机的指令格式如下所示:OP:操作码;2D:位移量;X:寻址特征位,X=00:直接寻址;X=01:用变址寄存器X1进行变址;X=10:用变址寄存器X2进行变址;X=11:相对寻址。设(PC)=1234H,(X1)=0037H,(X2)=1122H,请确定下列指令的有效地址。(1)1284H(2)4323H(3)6725H(4)4446H(1)1284H=0001001010000100B∵X=10,D=84H,∴是X2变址寻址,有效地址E=(X2)+D=1122H+84H=11A6H(2)4323H=0100001100100011B∵X=11,D=23H,∴是相对寻址,有效地址E=(PC)+D=1234H+23H=1257H(3)6725H=0110011100100101B∵X=11,D=25H,∴是相对寻址,有效地址E=(PC)+D=1234H+25H=1259H(4)4446H=0100010001000110B∵X=00,D=46H,∴是直接寻址,有效地址E=D=46H第5章1.中央处理器包括ABD。A.运算器B.控制器C.主存储器D.Cache2.在CPU中,指令寄存器用来保存。A3Xi+-IRiPCiARiR/WDRiR0iR3iALUGYiIRoPCoDRoRYDRPCIRXMARA.当前指令B.当前指令的地址C.下一条指令D.下一条指令的地址3.参见如图所示的数据通路,IR为指令寄存器,PC为程序计数器(具有自增功能),M为主存(受R/W信号控制),AR为地址寄存器,DR为数据缓冲寄存器,ALU由+、-控制信号决定完成何种操作,控制信号G控制的是一个门电路。另外,线上标注有控制信号,例如Yi表示Y寄存器的输入控制信号,R1o为寄存器R1的输出控制信号,未标字符的线为直通线,不受控制。存数指令“STAR1,(R2)”的含义是将寄存器R1的内容传送至(R2)为地址的主存单元中,请画出其指令周期流程图,并列出相应微操作控制信号序列。A总线R0R1R2R30oR3oB总线STAR1,(R2)(R1)→(R2)PCo,G,ARiR/W=RDRo,G,IRiR2o,G,ARiPC→ARR2→ARDR→IRM→DRR1→DR4R1o,G,DRiR/W=W4.指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回(WB)5个过程段,共有15条指令连续输入此流水线。(1)画出流水处理的时空图。(2)假设时钟周期为150ns,求流水线的实际吞吐率(单位时间里执行完毕的指令数)。解答:(1)SI1I2I3I4I5I6I7I8I9I10I11WB1234567891011MEM123456789101112EX12345678910111213ID1234567891011121314IF123456789101112131415123456789101112131415T或DR→M5在15个周期内,共输入15条指令,输出11条指令,则吞吐率=11/(15x150ns)=11/(15x150x10-9s)=4.89x106条指令/秒=4.89MIPSI1I2I3I4I5I6I7I8I9I10I11IFIDEXMEMWBIFIDEXMEMIFIDEXIFIDIFWBMEMEXIDIF周期时间tWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIFWBMEMEXIDIF指令序列iWBMEMWBEXMEMIDEXIFIDIF
本文标题:计算机组成第2次作业答案
链接地址:https://www.777doc.com/doc-4582100 .html