工艺集成

第九章金属化与多层互连9.1金属化与多层互连9.2CMOS集成电路工艺9.3双极工艺19.2CMOS集成电路工艺2在CMOS电路的一个反相器中，p沟和n沟MOSFET的源漏，都是由同种导电类型的半导体材料构成，并和衬底（阱）的导电类型不同，因此，MOSEET本身就是被pn结所隔离，即是自隔离。只要维持源/衬底pn结和漏/衬底pn结的反偏，MOSFET便能维持自隔离。而在pMOS和nMOS元件之间和反相器之间的隔离通常是采用介质隔离。CMOS电路的介质隔离工艺主要是局部场氧化工艺和浅槽隔离工艺。9.2CMOS集成电路工艺隔离工艺局部场氧化工艺（LOCOS）9.2CMOS集成电路工艺隔离工艺步骤：清洗硅片-热氧化SiO2薄层-CVD淀积Si3N4-片-光刻腐蚀-场区沟道离子注入-场区氧化产生问题：鸟嘴效应（bird’sbeak)局部场氧化工艺（LOCOS）9.2CMOS集成电路工艺隔离工艺原因：氧化剂透过衬底SiO2的横向扩散效应后果：无用的过渡区，降低了集成度，影响平坦度。解决办法：回刻LOCOS工艺多晶硅层和二氧化硅叠层界面保护的局部氧化(SILO)侧墙掩蔽隔离非LOCOS工艺：槽隔离方法浅槽隔离工艺9.2CMOS集成电路工艺隔离工艺9.2CMOS集成电路工艺阱工艺结构栅氧化层是MOS器件的核心。随着器件尺寸的不断缩小，栅氧化层的厚度也要求按比例减薄，以加强栅控能力，抑制短沟道效应，提高器件的驱动能力和可靠性等。但随着栅氧化层厚度的不断减薄，会遇到一系列问题，如：栅的漏电流会呈指数规律剧增；硼杂质穿透氧化层进入导电沟道等。为解决上述难题，通常采用超薄氮氧化硅栅代替纯氧化硅栅。氮的引入能改善SiO2/Si界面特性，因为Si-N键的强度比Si-H键、Si-OH键大得多，因此可抑制热载流子和电离辐射等所产生的缺陷。将氮引入到氧化硅中的另一个好处是可以抑制PMOS器件中硼的穿透效应，提高阈值电压的稳定性及器件的可靠性。9.2CMOS集成电路工艺薄栅氧化技术栅长缩短和短沟道效应这对矛盾可以通过非均匀沟道掺杂解决，即表面杂质浓度低，体内杂质浓度高。这种杂质结构的沟道具有栅阈值电压低，抗短沟道效应能力强的特点。这种非均匀沟道的形成有主要有两种工艺技术：①两步注入工艺，第一步是形成低掺杂浅注入表面区；第二步是形成高掺杂深注入防穿通区。②在高浓度衬底上选择外延生长杂质浓度低的沟道层，即形成梯度沟道剖面。这种方法能获得低的阈值电压，高的迁移率和高的抗穿通电压，但寄生结电容和耗尽层电容大。9.2CMOS集成电路工艺非均匀沟道掺杂9.2CMOS集成电路工艺栅电极材料与难溶金属硅化物自对准工艺1、轻掺杂漏结构(LDD)2、超浅源漏延伸区结构3、晕圈反型杂质掺杂结构和大角度注入反型杂质掺杂结构9.2CMOS集成电路工艺源/漏技术与浅结形成9.2CMOS集成电路工艺CMOS电路工艺流程9.2CMOS集成电路工艺CMOS电路工艺流程9.2CMOS集成电路工艺CMOS电路工艺流程9.3双极型集成电路工艺流程双极型集成电路工艺需要在元件之间制作电隔离区的工艺；晶体管-晶体管逻辑(TTL)电路，射极耦合逻辑(ECL)电路、肖特基晶体管-晶体管逻辑(STTL)电路等。隔离工艺有pn结隔离，介质隔离及pn结-介质混合隔离元件之间采取自然隔离的工艺。主要是集成注入逻辑(I2L)电路。9.3双极型集成电路工艺流程隔离工艺双极型电路采用的隔离方法主要有pn结隔离，介质隔离及pn结-介质混合隔离。1、pn结隔离9.3双极型集成电路工艺流程隔离工艺2、混合隔离9.3双极型集成电路工艺流程9.3双极型集成电路工艺流程9.3双极型集成电路工艺流程1、多晶硅发射极采用多晶硅形成发射区接触可以大大改善晶体管的电流增益和缩小器件的纵向尺寸，获得更浅的发射结。2、自对准发射极和基区接触第十章工艺监控与检测10.1概述10.2CMOS集成电路工艺10.3双极工艺2110.1概述所谓工艺监控就是借助于一整套检测技术和专用设备，监控整个生产过程，在工艺过程中，连续提取工艺参数，在工艺结束时，对工艺流程进行评估。工艺过程检测内容包括硅与其它辅助材料检测和工艺检测两大部分。材料检测；工艺检测。10.1概述工艺检测技术得到了迅速的提高，今后将主要向着三个方向发展：工艺线实时监控；非破坏性检测，指对硅片直接进行检测；非接触监测，指对硅片直接进行检测。当前，工艺监控一般是同时采用三种方式：通过工艺设备的监控系统，进行在线实时监控；采用工艺检测片，通过对工艺检测片的测试跟踪了解工艺情况；配置集成结构测试图形，通过对微电子测试图形的检测评估具体具体工艺，工艺设备，工艺流程。10.2实时监控实时监控是指生产过程中通过监控装置对整个工艺线或具体工艺过程进行的实时监控，当监控装置探测到某一被测条件达到设定阈值，工艺线或具体工艺设备就自动进行工艺调整；或者报警（自停止），由操作人员及时进行工艺调整。10.3工艺检测片工艺检测片，又叫工艺陪片（简称陪片）。一般使用没有图形的大圆片，安插在所要监控的工序，陪着生产片（正片）一起流水，在该工序完成后取出，通过专用设备对陪片进行测试，提取工艺数据，从而实现对工艺流程现场的监控，并在下一工序之前就判定本工序为合格、或返工、或报废。10.3工艺检测片对晶片的检测包括对原始的抛光片和工艺过程中的晶片的检测。对抛光片从三个方面进行检验，几何尺寸、外观缺陷和物理特性。对工艺过程中的晶片的检测方法有化学腐蚀法、X射线形貌照相法和铜缀饰技术。晶片检测10.3工艺检测片氧化层检测厚度测量：比色法、斜面干涉法、椭圆偏振法和分光光度计法。针孔检测：化学腐蚀法、液晶显示、铜染色和MOS结构测试法等。击穿特性检测：MOS器件栅氧化膜和集成电路层间绝缘的电学特性和可靠性的一个重要量度。C-V测量技术：广泛用于SiO2-Si界面性质的研究，高频C-V法已成为MOS工艺常规监测手段。可以测量：固定电荷密度、Na+密度等。10.3工艺检测片光刻工艺检测对光刻工艺的检测包括：掩膜版和硅片平整度检测；掩膜版和硅片上图形的CD（CriticalDimension)尺寸检测；光刻胶厚度及针孔检测；掩膜版缺陷及对准检测。10.3工艺检测片扩散层检测薄层电阻测量，通常采用两种方法：四探针法和范德堡法。结深测量，包括结的显示、结深测量和亚微米结深测量。杂质分布测量，包括阳极氧化剥层的微分电导法和扩展电阻法。10.3工艺检测片离子注入层检测中、大剂量注入检测，检测方法与扩散层相同，只是检测的是载流子特性。小剂量注入检测，检测方法有两次注入法、MOS晶体管阈值电压漂移法、脉冲C-V法和扩展电阻法等。几种方法的比较，离子注入层中杂质原子的分布一般采用中子活化分析、放射性示踪法、二次离子质谱（SIMS）、背散射（RBS）、和俄歇电子能谱（AES）等方法检测。10.3工艺检测片外延层检测厚度测量图形漂移和图形畸变的测量电阻率测量杂质分布和自掺杂分布测量10.4集成结构测试图形两个准则：要求通过对测试结构和测试图形的检测能获得正确的结果。因此，要根据电路设计要求和实际能达到的工艺条件来进行测试结构和测试图形设计。要求由测试图形和测试结构能使用自动测量系统便捷地获取数据，自动测量系统应用最少的探针（或探测板）。10.4集成结构测试图形微电子测试图形的功能提取工艺、器件和电路参数，评价材料、设备、工艺和操作人员工作质量，实行工艺监控和工艺诊断；制定工艺规范和设计规范；建立工艺模拟、器件模拟和电路模拟的数据库；考察工艺线的技术能力；进行成品率分析和可靠性分析。10.4集成结构测试图形微电子测试图形的配置方式全片式，即工艺陪片(PVW)，这种类型是把测试图形周期性地重复排列在圆片上，形成PVW(ProcessValidationWafer的简称)。外围式，这是一种早期常用的方式。它由位于每个电路(芯片)周围的测试结构所组成，用于工艺监控和可靠性分析。插花式，这种方式是在圆片的选定位置用测试图形代替整个电路芯片，其数量和位置由需要而定。10.4集成结构测试图形几种常用的测试图形1、薄层电阻测试图形10.4集成结构测试图形几种常用的测试图形1、薄层电阻测试图形,DCABCDABVVRI,ADBCDABCVVRI4.532ln2sVVRWII,,,,()ln22ABCDBCDAABCDBCDARRRWfR10.4集成结构测试图形几种常用的测试图形1、薄层电阻测试图形偏移方形十字形结构大正十字形结构10.4集成结构测试图形几种常用的测试图形1、薄层电阻测试图形小正十字形结构10.4集成结构测试图形几种常用的测试图形2、平面四探针测试图形210.72622sVVSIIc10.4集成结构测试图形几种常用的测试图形3、金属-半导体接触电阻测试图形单孔结构三孔结构10.4集成结构测试图形几种常用的测试图形4、掩模套准测试结构随着大规模、超大规模集成电路的发展，电路图形的线宽越来越小，光刻工艺中的套准问题变得越来超重要．掩模套准测试结构就是用来检测套准误差的。套准误差的定量测量可以用光学方法，也可以用电学方法。下面介绍几种与生产工艺相容的目测和电测的掩模套准测试结构。10.4集成结构测试图形几种常用的测试图形5、工艺缺陷测量—随机缺陷测试结构采用电学测试方法确定与基本工艺结构相关的缺陷及其密度分布，并可由此预测成品率的测试结构叫做随机缺陷测试结构。有下面几种：（1）铝条连续性测试结构（2）接触链测试结构（3）栅极链测试结构（4）MOS晶体管阵列测试结构（5）可选址CMOS反相器阵列测试结构（6）环形振荡器第十一章封装与测试11.1芯片封装技术11.2集成电路测试技术4311.1芯片封装技术几种常用的测试图形微电子芯片封装在满足器件的电、热、光、机械性能的基础上，主要应实现芯片与外电路的互连，并应对器件和系统的小型化、高可靠性、高性价比也起到关键作用。11.1芯片封装技术封装的作用和地位微电子封装通常有五种作用，即电源分配、信号分配、散热通道、机械支撑和环境保护。器件封装在国际上已成为独立的封装产业，并与器件测试、器件设计和器件制造共同构成微电子产业的四大支柱。11.1芯片封装技术封装类型11.1芯片封装技术封装类型1、芯片粘接技术如果只需将集成电路芯片固定安装在基板上，一般有以下几种方法。(1)Au-Si合金共熔法。(2)焊料合金片焊接法。(3)导电胶粘接法。(4)有机树脂粘接法。11.1芯片封装技术封装类型2、芯片互连技术芯片互连技术主要有引线键合(WB)、载带自动焊(TAB)和倒装焊(FCB)三种。(1)WB。WB是一种传统的、最常用的、也是最成熟的芯片互连技术，至今各类芯片的焊接仍以WB为主。它又可分为热压焊、超声焊和热压超声焊(又称金丝球焊)三种方式。(2)TAB。TAB是连接芯片焊区和基板焊区的“桥梁”，它包括芯片焊区凸点形成、载带引线制作、载带引线与芯片凸点焊接(称为内引线焊接)、载带-芯片互连焊后的基板粘接和最后的载带引线与基板焊区的外引线焊接几个部分。（3）FCB。FCB是芯片面朝下，将芯片焊区与基板焊区直接互连的技术。11.1芯片封装技术封装类型3、一级微电子封装一级封装是将一个或多个IC芯片用适宜的材料(金属、陶瓷、塑料或它们的组合)封装起来，同时，在芯片的焊区与封装的外引脚间用芯片互连方法连接起来，使之成为有实用功能的电子元器件或组件。一级封装包括封装外壳制作在内的单芯片组件和多芯片组件两大类。11.1芯片封装技术封装类型3、一级微电子封装11.1芯片封装技术几种典型封装技术1、DIP和PGA技术11.1芯片封装技术几种典型封装技术2、SOP和QFP技术11.1芯片封装技术几种典型封装技术3、BGA技术BGA即“焊球阵列”。它是在基板的