第四章 单片机系统的扩展

1§4.1单片机扩展概述§4.2存储器扩展§4.3并行I/O口扩展第4章单片机系统的扩展第章汇编语言程序设计2§4.1单片机扩展概述使单片机能运行的最少器件构成的系统，就是最小系统。复习两点计算机三大组成：CPU、存储器（RAM、ROM）、I/O口（外设）8031：CPU、RAM内、P0-P3口8051：CPU、RAM内/ROM内、P0-P3口（8751）单片机结构无ROM芯片：8031必须扩展ROM；有ROM芯片：8051等，不必扩展ROM。一、单片机最小系统8051、8751单片机本身就是一个最简单的最小应用系统3ROM8031锁存器8031最常用的三片最小应用系统4二、扩展使用的三总线地址总线：P0－低8位P2－高8位数据总线：P0控制总线：RD、WR、ALE、PSEN•(读、写、地址锁存允许、外程序存储器读选通）P2540由MOVX指令产生由MOVC指令产生5写外部数据RAM的时序高电平锁存器打开低电平地址锁存复习6§4-2存储器扩展一、MCS-51总线扩展结构1、单片机系统结构存储器和CPU之间也是有接口问题的，但它的速度也较快、也为并行、以及使用的TTL电平均与CPU相匹配或相当，且功能单一就是存储数据。故CPU与存储器的借口问题比较简单，核心问题就是：存储器的编址、片选、选通三大问题。7常见接口插槽PS2鼠标PS2键盘千兆网10/100M网卡USB并行口MIDI/游戏接口显示器接口13941394a麦克风/音箱/线入接口串行口8单片机的三总线结构P2ALEP0PSENRDWR8031EA74LS373地址锁存器A8–A15A0–A7D0–D7控制总线数字总线地址总线高八位地址总线低八位2、单片机的三总线结构9CP＝1期间接收输入信号CP=0期间Q不变下降沿Q=Q主维持阻塞触发器一般是在CP脉冲的上升沿接收输入控制信号并改变其状态,其它时间均处于保持状态。无一次变化问题。主从JK、D触发器：存在着一次变化问题边沿、维持阻塞触发器：不存在一次变化问题保持状态保持状态构成锁存器构成寄存器复习101）引脚功能：D7~D0：8位并行数据输入端Q7~Q0：8位并行数据输出端G锁存端：为1时，D端数据=Q端数据；下降沿锁存；为0时，Q端数据保持。片选端：低电平有效。OE3、地址锁存器---74LS373（8D三态同相锁存器）锁存器输出端平时总随输入端变化而变化，只有当锁存信号(上升沿或下降沿)到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。锁存器:由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫锁存器。CP＝1期间Q=DCP=0期间Q不随D变下降沿锁存112）地址锁存器的原理（74LS373）下降沿触发锁存器也称为透明锁存器，指的是不锁存时输出随输入变化，输出对于输入是透明的。123）地址锁存器芯片74LS373与74LS573只是引脚布置的不同。74LS273的11脚G逻辑（上升沿触发）与以上相反，且不带三态门。13半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）集成动态RAM（IRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）半导体存储器的分类存储器除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器.141固定ROM固定ROM所存储的信息是由生产厂在制造芯片时采用掩模工艺固化在芯片中的，使用者只能读取数据而不能改变芯片中数据内容。它又称为掩模ROM。图所示为二极管掩模ROM的结构。一、只读存储器ROM151二极管掩膜ROM的结构所存内容：W0：0101；W1：1110；W2：0011；W3：1010000000016图中采用一个2线-4线地址译码器将两个地址码A0、A1译成四个地址W0～W3。存储单元是由二极管组成的4×4存储矩阵，其中1或0代码是用二极管的有无来设置的。即当译码器输出所对应的W(字线)为高时，在线上的二极管导通，将相应的D(位线)与W相连使D为1，无二极管的D为0。如图中所存的信息为W0：0101；W1：1110；W2：0011；W3：1010掩模ROM除二极管掩模外，还有TTLROM和MOSROM等。171）.一次性编程ROM(PROM)可编程ROM（PROM，ProgrammableROM）的基本原理如图所示。这是一个简单的16位PROM（4×4），它与前一节中所讨论的二极管掩模ROM相似。从图(a)中可以看到，每一个存储单元有一个二极管和一个有效的熔断器，即每一个存储单元包含一个逻辑1，这是PROM在写入程序前的状态。这样的产品只允许写入一次，所以也被称为“一次可编程只读存储器”(OneTimeProgarmmingROM，OTP-ROM)2可编程ROM18可编程ROM（PROM）(a)编程前;(b)编程后19PROM的一次性编程给实际使用带来许多不便，在实际使用中更需要可重复编程的芯片。EPROM（ErasablePROM）是一种可擦写的PROM，它采用了N沟道增强型浮栅MOS管作为存储单元。用户只需用个人EPROM编程器（写入器）就可对EPROM编程或写入程序。如果要对EPROM重复使用或重复编程，则可以使用IC顶部特设的石英窗口，将紫外光（UV）直接照射到EPROM芯片上的窗口大约5分钟左右，通过紫外光把所有的存储单元设置为逻辑1来擦除EPROM，此后，可对EPROM重新写入程序。图所示的是一个典型24引脚的EPROM存储器芯片。编程电压（VPP=12—24V，随不同的芯片型号而定）2）紫外线可擦除ROM(EPROM)20EPROM带窗口21表27XX系列组成EPROM27XX组成存储位数/b2708(1K)1024×881922716(2K)2048×8163842732(4K)4096×8327682764(8K)8192×86553627128(16K)16384×813107227256(32K)32768×826214427512(64K)65536×8524288集成EPROM22图EPROM2732A(a)方框图;(b)外引线图23EPROM2732A有12根地址引脚（A0～A11）,在存储器中可编址4096（212）个字。EPROM2732A的电源电压为+5V，用紫外（UV）光可对其进行擦除。芯片允许输入（CE）低电平有效。OE/VPP为读/写控制端。在一般的应用中，EPROM处于被读取的状态。在存储器读取过程中，用低电平激活输出允许引脚OE/VPP，激活三态输出缓冲器来驱动计算机系统的数据总线。当EPROM2732A被擦除时，所有存储单元返回到逻辑1，通过改变已选择存储单元为0，可以输入数据。当OE／VPP输入为高电平(21V)时，2732A处于编程模式（往EPROM写入程序）。在编程（写入）的过程中，输入的数据在数据输出引脚D0～D7加入。24EEPROM（ElectricallyErasablePROM）是电可擦除PROM，也称作E2PROM。EEPROM可以用电的形式擦除。当把它放在电路板上时，能对其进行擦除或重新写入程序，这对于PROM或EPROM是不可能的。另外，还可以对EEPROM芯片上的部分程序代码进行重写，一次1个字节。EEPROM的存储单元有两种结构，一种为双层栅介质MOS管，另一种为浮栅隧道氧化层MOS管。其擦写次数可达1万次以上。3）电可擦除ROM25读取模式写入模式擦除模式校验模式。读取时，芯片只需要Vcc低电压（一般+5V）供电。编程写入时，芯片通过Vpp（一般+25V）获得编程电压，并通过PGM编程脉冲（一般50ms）写入数据。擦除时，只需使用Vpp高电压，不需要紫外线，便可以擦除指定地址的内容。为保证编程写入正确，在每写入一块数据后，都需要进行类似于读取的校验步骤，若错误就重新写入。*EEPROM的四种工作模式26闪存与EEPROM非常相似，也可以在电路板上重写程序。但是闪存与EEPROM的不同在于闪存是整个芯片被擦除和重写程序。相对于EEPROM，闪存的优点是它有一个较简单的存储单元，因此在单个芯片上能够存储更多的位。另外，闪存被擦除和重写程序的速度远大于EEPROM。闪存的缺点是对其进行程序重写的电压为12～12.75V，且不能像EEPROM那样对其单个字节进行重写。闪存自1988年推出以来，以其高集成度、大容量、低成本和使用方便等特点得到了广泛的应用。随着存储容量不断加大和工作速度不断加快，闪存将会逐渐取代磁盘等存储器，在计算机及其它数字领域广泛应用。4）闪存(FlashMemory)？U盘里面采用了闪存芯片27读取模式写入模式擦除模式校验模式。闪存的四种工作模式读存储单元的操作与SRAM相同，但不同公司的产品逻辑电源供电电压(Vcc)是不同的。不同型号的FlashMemory产品在执行擦除操作时，擦除电压是不一样的。向用户命令接口写入字节编程命令时，芯片自动进行字节编程和编程校验。对不同型号的FlashMemory产品进行编程操作时编程电压是不一样的。*28组成单元速度集成度应用SRAM(静态)触发器快低小容量系统DRAM（动态）极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失二、读写存储器RAMSRAM的存储速度要比DRAM快得多。内存一般都是DRAM。CPU的L1级缓存(Cache)通常都是SRAM。高速DRAM做为L2级缓存。29D0D1D2D3X译码1-11-11-11-11-11-11-11-11-11-11-11-11-11-11-11-1Y译码X0（00）X1（01）X2（10）X3（11）Y0（00）Y1（01）Y2（10）Y3（11）A0A1A2A3WERDWE=0写RD=0读1、静态RAM的结构原理图注意:有的RAM读/写控制线就一根,为高电平时是读，低电平时是写.30任何程序或数据要为CPU所使用，必须先放到主存储器（内存）中，即CPU只与主存交换数据，所以主存的速度在很大程度上决定了系统的运行速度。程序在运行期间，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器的一个很小范围的地址空间内。指令地址本来就是连续分布的，再加上循环程序段和子程序段要多次重复执行，因此对这些地址中的内容的访问就自然的具有时间集中分布的倾向。数据分布的集中倾向不如程序这么明显，但对数组的存储和访问以及工作单元的选择可以使存储器地址相对地集中。这种对局部范围的存储器地址频繁访问，而对此范围外的地址访问甚少的现象被称为程序访问的局部化性质。由此性质可知，在这个局部范围内被访问的信息集合随时间的变化是很缓慢的，如果把在一段时间内一定地址范围被频繁访问的信息集合成批地从主存中读到一个能高速存取的小容量存储器中存放起来，供程序在这段时间内随时采用而减少或不再去访问速度较慢的主存，就可以加快程序的运行速度。这个介于CPU和主存之间的高速小容量存储器就称之为高速缓冲存储器，简称Cache。*高速缓冲存储器Cache31当CPU要读取一个数据时，首先会从缓存(Cache)中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。通过优化的的读取机制，可以使CPU读取缓存的命中率非常高(大多数CPU可达90%左右)，也就是说CPU下一次要读取的数据90%都在缓存中，只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。*32CPUCACHE主存（内存）辅存（外存）容量只有几KB到几百KB，速度同CPU一致.*336116----2KSRAM6116引脚功能A0~A10地址线CE选片OE读D0~D7数据线A7A6A5A4A3A2A1A0D0D1D2GNDVccA8