您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 信息化管理 > 4位同步二进制加法计数器
4位同步二进制加法计数器一、实验目的1、熟悉在EDA平台上进行数字电路集成设计的整个流程。2、掌握Max+PlusⅡ软件环境下简单的图形、VHDL文本等输入设计方法。3、熟悉VHDL设计实体的基本结构、语言要素、设计流程等。4、掌握利用Max+PlusⅡ的波形仿真工具验证设计的过程。5、学习使用JTAG接口下载逻辑电路到可编程芯片,并能调试到芯片正常工作为止。二、实验设备1.软件操作系统:Windows2000EDA软件:MAX+plusII10.22.硬件EDA实验箱:革新EDAPRO/240H三、实验原理1.设计分析4位同步二进制加法计数器的工作原理是指当时钟信号clk的上升沿到来时,且复位信号clr低电平有效时,就把计数器的状态清0。在clr复位信号无效(即此时高电平有效)的前提下,当clk的上升沿到来时,如果计数器原态是15,计数器回到0态,否则计数器的状态将加1.2.VHDL源程序libraryieee;useieee.std_logic_1164.all;entitycnt4eisport(clk,clr:instd_logic;cout:outstd_logic;q:bufferintegerrange0to15);endcnt4e;architectureoneofcnt4eisbeginprocess(clk,clr)beginifclk'eventandclk='1'thenifclr='1'thenifq=15thenq=0;cout='0';elsifq=14thenq=q+1;cout='1';elseq=q+1;endif;elseq=0;cout='0';endif;endif;endprocess;endone;四、实验步骤1:VHDL文本编辑在MAX+PLUS集成环境下,执行“file”-“new”命令,弹出编辑文件类型的对话框,选择”texteditorfile”后单击“ok”按钮。先采用VHDL文本输入设计法实现4位同步二进制加法计数器的数字逻辑电路,并将文件cnt4e.vhd保存在创建的目录下。再生成工程。2.编译设计图形文件执行“MAX+plus”-“Compiler”命令,对“cnt4e.vhd”设计文件进行编译,进而实现译4位同步二进制加法计数器的数字逻辑电路,生成元件符号,再在顶层原理图文件中调用该元件符号。如下图所示:说明:其中clr是复位信号,clk是时钟信号,上升沿是有效边沿。co是进位输出信号,cnt[3..0]是4位二进制输出信号3.功能仿真(1)建立波形执行“File”“New”命令,弹出编辑文件类型对话框,选择“wavefromeditorfile”后按“OK”。(2)导入输入输出端执行”node”-”nodesfromsnf“弹出”enternodesfromsnf“对话框,选择“list-”=”后按“OK”。(3)设置波形参数(4)设定仿真时间宽度(5)运行仿真器先进行保存,执行MAX+plusII选项中的仿真器”Simulator”命令,仿真波形如图4.引脚锁定(1)执行“Assign”--“Device…”命令,选择下载芯片型号。在“DeviceFamily”中选择“ACEX1K”,在Device列表中选择“EP1K30QC208-3”芯片型号。(2)执行“assign”-“pin\location\chip”命令,在对话框中的“nodename”栏中输入各个端口名;在“pin”栏中,输入相应的引脚编号。根据功能模块结构及引脚定义对照表,对输入输出端口进行引脚锁定:用空的IO口(MBIO_XXX)来锁定时钟信号clk,并用导线连接到实验箱上的频率组模块上的21脚(具体频率选择可以参考本手册第3页频率组及对应频率表);8位数字开关组(A)的SW1接复位信号clr;红色信号指示灯L5接进位输出信号co;红色信号指示灯L4-L1分别接cnt3、cnt2、cnt1、cnt0。(3)在引脚锁定后,再对文件编译一次,并将引脚信息编入编程下载文件中。5.时序仿真执行MAX+plusII–”Simulator”命令。6.编程下载、硬件调试(1)编程下载AlteraByteBlaster下载电览一头接至计算机并行口(打印口)上,另一端接至实验箱JTAG接口。打开实验箱电源。在MAX+plusII软件上,执行“MAX+plussII”-“Programmer”-“Configure”按钮。当提示“Configurationcomplete”表示下载完成。(2)硬件调试拨动实验板上的高低电平输入开关“SW1”,4位同步二进制加法计数器的工作原理,观察L1-L5发光二极管显示的结果是否符合4位同步二进制加法计数器的工作原理。五、实验结论输入输出clrclkcocnt3cnt2cnt1cnt0实验所得结果和波形仿真的值一样,即说明结果正确。10000001上升沿到来000011上升沿到来000101上升沿到来000110下降沿到来000110上升沿到来00000。。。。。。。。。。。。。。。。。。。。。1上升沿到来11111。。。。。。。。。。。。。。。。。。。。。
本文标题:4位同步二进制加法计数器
链接地址:https://www.777doc.com/doc-4614913 .html