数字电子技术基础3(第二版)

第3章集成逻辑门第3章集成逻辑门3.1数字集成电路的分类3.2TTL集成逻辑门3.3CMOS集成逻辑门3.4集成门电路使用中的实际问题第3章集成逻辑门3.1数字集成电路的分类数字集成电路按其内部有源器件的不同可以分为两大类。双极型晶体管集成电路，它主要有晶体管—晶体管逻辑(TTL-TransistorTransistorLogic)、射极耦合逻辑(ECL-EmitterCoupledLogic)和集成注入逻辑(I2L-IntegratedInjectionLogic)等几种类型。MOS(MetalOxideSemiconductor)集成电路，其有源器件采用金属—氧化物—半导体场效应管，它又可分为NMOS、PMOS和CMOS等几种类型。第3章集成逻辑门单极型数字集成逻辑门采用金属-氧化物-半导体场效应管构成，简称MOS(MetalOxideSemiconductor)集成电路，它可分为NMOS、PMOS和CMOSTTL逻辑门电路是应用最早，技术比较成熟的集成电路，其特点是工作速度快，驱动能力强，但功耗大，集成度低；CMOS逻辑门电路是在TTL电路之后出现的一种广泛应用的集成电路，其特点是集成度高,功耗低，抗干扰能力强,工作电压范围宽。早期的CMOS器件工作速度较慢，但随着CMOS制造工艺的不断改进，其工作速度已赶上甚至超过TTL电路，CMOS电路已成为当前数字集成电路的主流产品，由于它的功耗和抗干扰能力都远远优于TTL，因此几乎所有的大规模、超大规模集成电路都采用CMOS工艺制造。第3章集成逻辑门(1)小规模集成电路(SSI,SmallScaleIntegration)，每片组件内含10(2)中规模集成电路(MSI,MediumScaleIntegration)，每片组件内含10~100(3)大规模集成电路(LSI,LargeScaleIntegration)，每片组件内含100~10000(4)超大规模集成电路(VLSI,VeryLargeScaleIntegration)，每片组件内含10000个以上门电路。第3章集成逻辑门目前常用的逻辑门和触发器属于SSI，常用的译码器、数据选择器、加法器、计数器、移位寄存器等组件属于MSI。常用的LSI、VLSI有只读存储器、随机存取存储器、微处理器、单片微处理机、高速乘法累加器、数字信号处理器以及各类专用集成电路ASIC芯片等。第3章集成逻辑门3.2TTL集成逻辑门3.2.1TTL与非门的工作原理图3.2.1典型TTL与非门电路第3章集成逻辑门(1)输入级。由多发射极管V1和电阻R1组成，其作用是对输入变量A、B、C实现逻辑与，所以它相当一个与门。多射极管V1的结构如图3.2.2(a)所示，其等效电路如图3.2.2(b)所示。设二极管V1~V4的正向管压降为0.7V，当输入信号A、B、C中有一个或一个以上为低电平(0.3V)时，UP1=1V，Uc=0.3V；当A、B、C全部为高电平(3.6V)时，UP1=4.3V，Uc=3.6V。可见，仅当所有输入都为高时，输出才为高，只要有一个输入为低，输出便是低，所以起到了与门的作用。第3章集成逻辑门图3.2.2多射极晶体管的结构及其等效电路第3章集成逻辑门②中间级。由V2、R2、R3组成，在V2的集电极与发射极分别可以得到两个相位相反的电压，以满足输出级的需要。③输出级。由V3、V4、V5和R4、R5组成，这种电路形式称推拉式电路，它不仅输出阻抗低，带负载能力强，而且可以提高工作速度。第3章集成逻辑门1.输入全部为高电位(3.6V)当输入端全部为高电位3.6V时，由于V1Ub1最多不能超过2.1V(Ub1=Ubc1+Ube2+Ube5)，所以V1所有的发射结反偏；这时V1的集电结正偏，V1管的基极电流Ib1流向集电极并注入V2的基极，mARUEIbcb131.25111第3章集成逻辑门此时的V1是处于倒置(反向)运用状态(把实际的集电极用作发射极，而实际的发射极用作集电极)，其电流放大系数β反很小(β反＜0.05)，因此Ib2=Ic1=(1+β反)Ib1≈Ib1，由于Ib1较大足以使V2管饱和，且V2管发射极向V5管提供基流，使V5也饱和，这时V2的集电极压降为VUUUbecesc17.03.0522这个电压加至V3管基极，可以使V3导通。此时V3射极电位Ue3=Uc2-Ube3≈0.3V，它不能驱动V4，所以V4截止。V5由V2提供足够的基流，处于饱和状态，因此输出为低电位：VUUUcesOLO3.05第3章集成逻辑门2.输入端至少有一个为低电位(0.3V)当输入端至少有一个为低电位(0.3V)时，相应低电位的发射结正偏，V1的基极电位Ub1被钳在1V，因而使V1其余的发射结反偏截止。此时V1的基极电流Ib1经过导通的发射结流向低电位输入端，而V2的基极只可能有很小的反向基极电流进入V1的集电极，所以Ic1≈0，但V1的基流Ib1很大，因此这时V1处于深饱和状态：VUUcces3.0,011因而V2、V5均截止。此时V2的集电极电位Uc2≈UCC=5V，足以使V3、V4导通，因此输出为高电位：VUUUUUbebecOHO6.37.07.05432第3章集成逻辑门综上所述，当输入端全部为高电位(3.6V)时，输出为低电位(0.3V)，这时V5饱和，电路处于开门状态；当输入端至少有一个为低电位(0.3V)时，输出为高电位(3.6V)，这时V5截止，电路处于关门状态。由此可见，电路的输出和输入之间满足与非逻辑关系：CBAF表3-1TTL与非门各级工作状态输入V1V2V3V4V5输出与非门状态全部为高电位倒置工作饱和导通截止饱和低电位UOL开门至少有一个为低电位深饱和截止微饱和导通截止高电位UOH关门第3章集成逻辑门TTL与非门具有较高的开关速度，主要原因有两点：(1)输入级采用了多射极管,缩短了V2和V5的开关时间。当输入端全部为高电位时，V1处于倒置工作状态。此时V1向V2提供了较大的基极电流，使V2、V5迅速导通饱和；当某一输入端突然从高电位变到低电位时，Ib1转而流向V1低电位输入端，即为V1正向工作的基流，该瞬间将产生一股很大的集电极电流Ic1，正好为V2和V5提供了很大的反向基极电流，使V2和V5基区的存储电荷迅速消散，因而加快了V2和V5的截止过程，提高了开关速度。第3章集成逻辑门(2)输出级采用了推拉式结构，提高了带负载能力。当与非门输出高电平时，V5截止，V3和V4导通。组成射极跟随器，其输出阻抗很低，有较强的驱动能力，可向负载提供较大的驱动电流；当与非门输出低电平时，V4截止，V5处于深饱和状态，输出阻抗也很低，可以接收较大的灌电流，因此也有较强的带负载能力。。推拉式输出级还能驱动较大的电容负载而不致影响其开关速度。因为推拉式输出级无论在输出高电平或低电平时其输出阻抗都很低，当输出端接有电容负载时，对负载电容的充放电时常数都比较小，因而输出波形可获得较好的上升沿和下降沿。第3章集成逻辑门3.2.2TTL与非门的特性与参数1.电压传输特性电压传输特性是指输出电压跟随输入电压变化的关系曲线，即UO=f(uI)函数关系，它可以用图3.2.3所示的曲线表示。由图可见，AB段(截止区)：当UI≤0.6V时，V1工作在深饱和状态，Uces1＜0.1V，Ube2＜0.7V，故V2、V5截止，V3、V4均导通，输出高电平UOH=3.6V。第3章集成逻辑门图3.2.3TTL与非门的电压传输特性第3章集成逻辑门BC段(线性区)：当0.6V≤UI＜1.3V时，0.7V≤Ub2＜1.4V，V2开始导通，V5尚未导通。此时V2处于放大状态，其集电极电压Uc2随着UI的增加而下降，并通过V3、V4射极跟随器使输出电压UO也下降，下降斜率近似等于-R2/R3。CD段(转折区)：1.3V≤UI＜1.4V，当UI略大于1.3V时，V5开始导通，此时V2发射极到地的等效电阻为R3∥Rbe5，比V5截止时的R3小得多，因而V2放大倍数增加，近似为-R2/(R3∥Rbe5)，因此Uc2迅速下降，输出电压UO也迅速下降，最后V3、V4截止，V5。DE段(饱和区)：当UI≥1.4V时，随着UI增加V1进入倒置工作状态，V3导通，V4截止，V2、V5饱和，因而输出低电平UOL=0.3V。第3章集成逻辑门从电压传输特性可以得出以下几个重要参数：(1)输出高电平UOH和输出低电平UOL。电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。一般产品规定UOH≥2.4V、UOL＜0.4V时即为合格。第3章集成逻辑门(2)开门电平UON和关门电平UOFF。保持输出电平为低电平时所允许输入高电平的最小值，称为开门电平UON，即只有当Ui＞UON时，输出才为低电平；保持输出电平为高电平时所允许输入低电平的最大值，称为关门电平UOFF，即只有当Ui≤UOFF时，输出才是高电平。一般产品手册给出输入高电平的最小值UiHmin=2V，输入低电平的最大值UiLmax=0.8V。因此UON的典型值为UiHmin=2V，UOFF的典型值为UiLmax=0.8V。第3章集成逻辑门(3)阈值电压UT。阈值电压也称门槛电压。电压传输特性上转折区中点所对应的输入电压UT≈1.3V，可以将UT看成与非门导通(输出低电平)和截止(输出高电平)的分界线。第3章集成逻辑门(4)噪声容限UNL、UNH。实际应用中由于外界干扰、电源波动等原因，可能使输入电平Ui偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限，其示意图如图3.2.4所示，图中G1门的输出作为G2门的输入。允许叠加在输入低电平上的最大噪声电压(正向干扰)称为低电平噪声容限，用UNL表示：UNL=UOFF-maxOLU=maxILU-maxOLU第3章集成逻辑门图3.2.4噪声容限示意图第3章集成逻辑门允许叠加在输入高电平上的最大噪声电压(负向干扰)称为高电平噪声容限，用UNH表示：UNH=minOHU-UON=minOHU-minIHU开门电平UON和关门电平UOFF越接近（UON越小，UOFF越大），抗干扰能力就越强。第3章集成逻辑门2.输入特性是指输入电流与输入电压之间的关系曲线，即Ii=f(ui)的函数关系。典型的输入特性如图3.2.5设输入电流Ii由信号源流入V1发射极时方向为正，反之为负。从图3.2.5可以看出，当Ui＜UT时，Ii为负，即Ii流入信号源，对信号源形成灌电流负载；当Ui＞UT时,Ii为正，Ii流入TTL门，对信号源形成拉电流负载。第3章集成逻辑门图3.2.5TTL与非门输入特性第3章集成逻辑门(1)输入短路电流IIS。当UI=0时的输入电流称为输入短路电流，典型值约为-1.5mA。(2)输入漏电流IIH。当UI＞UT时的输入电流称为输入漏电流，即V1倒置工作时的反向漏电流，其电流值很小，约为10μA。应注意，当UI＞7V以后V1的ce结将发生击穿，使II猛增。此外当UI≤-1V时，V1的be结也可能烧毁。这两种情况下都会使与非门损坏，因此在使用时，尤其是混合使用电源电压不同的集成电路时，应采取相应的措施，使输入电位钳制在安全工作区内。第3章集成逻辑门3.输入负载特性在实际应用中,经常会遇到输入端经过一个电阻接地的情况,如图3.2.6所示,电阻Ri上的电压Ui在一定范围内会随着电阻值的增加而升高。输入负载特性就是指输入电压Ui随输入负载Ri变化的关系，如图3.2.7第3章集成逻辑门图3.2.6TTL与非门输入负载图第3章集成逻辑门图3.2.7TTL与非门输入负载特性第3章集成逻辑门由图3.2.7可见，当Ri较小时，Ui随Ri增加而升高，此时V5截止，忽略V2基极电流的影响，可近似认为1i1CCbeiiUUURRR当RI很小时UI很小，相当于输入低电平，输出高电平。为了保持电路稳定地输出高电平，必须使UI≤UOFF，若UOFF=0.8V，R1=3kΩ，可求得RI≤0.7kΩ，这个电阻值称为关门电阻ROFF。