您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 咨询培训 > Xilinx-fpga-设计培训中文教程-4
©2002Xilinx公司版权所有结构向导和管脚及区域约束编辑器结构向导和管脚及区域约束器-4-3©2002Xilinx公司版权所有目标完成本模块的学习后你将会•列出结构向导结构向导的两种用途•认识管脚及区域约束编辑器管脚及区域约束编辑器PACE的两大特性结构向导和管脚及区域约束器-4-4©2002Xilinx公司版权所有概览•结构向导•PACE•总结结构向导和管脚及区域约束器-4-5©2002Xilinx公司版权所有结构向导•便于例化复杂元件•结构向导包括两个向导–DCM向导–RocketI/O™收发器向导•生成HDL原代码和例化模板•可以通过项目导航器项目导航器访问–项目ProjectÆ新源文件NewSource•在新源文件新源文件NewSource窗口,从新的文件类型列表中选择结结构向导构向导结构向导和管脚及区域约束器-4-6©2002Xilinx公司版权所有结构向导续•在缺省的情况下属性被写入到HDL文件中–例如用Synplicity综合工具综合的Verilog•仿真属性通过‘defparam传递–defparamDCM_INST.CLKDV_DIVIDE=2;•综合属性通过跨行注释传递–/*synthesisxc_props=“CLK_FEEDBACK=1x,CLKDV_DIVIDE=2,…..*/;”•另外一种方法是UCF流程可以被用来定制元件•向导也可生成后缀名为“_arwz.ucf”的文件–只要将“_arwz.ucf”文件中的内容剪切下来粘贴到主UCF文件中–将属性从生成的HDL文件中删去结构向导和管脚及区域约束器-4-7©2002Xilinx公司版权所有DCM向导•主窗口–选择引脚–指定…•参考源•时钟频率•相移•…–“高级”按钮•添加缓冲器–将时钟缓冲器BUFG,BUFGMUX与所选择的DCM输出脚相连结构向导和管脚及区域约束器-4-8©2002Xilinx公司版权所有DCM向导续•频率合成器–选择倍频/分频M/D)的值或–指定频率•“计算”按钮是用来计算抖动的–周期抖动是用来评估CLKFX的输出–基于速度文件的记录注意:此对话框只有在选择了CLKFX输出时才出现结构向导和管脚及区域约束器-4-9©2002Xilinx公司版权所有RocketI/O向导•选择I/O标准•发送器–预加重电压摆幅CRC校验•接收器–逗点检测10B/8B选择–时钟校正弹性缓冲器绑定•指定字节宽度•终端阻抗右图是五个可能窗口中的一个结构向导和管脚及区域约束器-4-10©2002Xilinx公司版权所有概览•结构向导•PACE•总结结构向导和管脚及区域约束器-4-11©2002Xilinx公司版权所有PACE•管脚及区域约束编辑器•管脚分配–分配I/O的位置指定I/O组和I/O标准禁止I/O分配–检查管脚类型是否与逻辑分配的一致–执行DRC检查以防止非法的布局•区域约束–为逻辑建立区域约束并显示外围I/O的连接情况–在设计的早期阶段开始底层布局–检查区域约束结构向导和管脚及区域约束器-4-12©2002Xilinx公司版权所有运用PACE的设计流程设计源文件EDIFNGDBuilddesign.ngddesign.ucfdesign.ncfPACEdesign.ucfdesign.lfpNGDBuild完全实现•可以接受NGD文件和UCF文件如果有的话•生成或修改UCF文件结构向导和管脚及区域约束器-4-13©2002Xilinx公司版权所有PACE•封装管脚窗口–显示组bank信息–显示差分对–允许从设计层次窗口拖动并放置管脚•器件结构–显示组bank和差分对–能够建立非方型区域约束–从设计层次窗口中拖动并放置I/O和全局逻辑结构向导和管脚及区域约束器-4-14©2002Xilinx公司版权所有PACE续•设计层次窗口–易用的设计导引–建立用户定义的I/O组–设计元件以文件夹的形式排列–逻辑层次是只读的不能被生成删除移动或重命名•设计对象列表–显示各个层次中的元件–按组显示在设计层次窗口选择的元件–能够输入LOCs/Bank/Edge约束–能够输入I/O标准结构向导和管脚及区域约束器-4-15©2002Xilinx公司版权所有PACE的特性•简单易用仅需将信号名拖动放置到各个位置•禁止某些引脚或slice位置时可以用工具栏中的“禁止”按钮•若要允许利用禁止的部分可以用解禁按钮•封装更换当一个设计有可能转换到不同的封装时PACE将为不兼容的管脚写出禁止约束以免用户重新分配I/O–IOBÆ使管脚与……相兼容结构向导和管脚及区域约束器-4-16©2002Xilinx公司版权所有管脚兼容性2V1000FG256在管脚兼容性被应用后的封装修正图2V80-fg256在管脚兼容性被应用前的的原封装示图结构向导和管脚及区域约束器-4-17©2002Xilinx公司版权所有概览•结构向导•PACE•总结结构向导和管脚及区域约束器-4-18©2002Xilinx公司版权所有问题回顾•在你的设计中使用结构向导的好处是什么•PACE中至少有哪两个可用特性结构向导和管脚及区域约束器-4-19©2002Xilinx公司版权所有回答•在你的设计中使用结构向导的好处是什么–你不需自己建立例化–自动生成可用源代码–综合和仿真属性已经被写入–简单易用的对话框•PACE中至少有哪两个可用特性–拖动I/O及区域位置并放置到器件封装和布局窗口中–DRC检查–输入I/O标准的能力–禁止和许用位置–简单的封装更换结构向导和管脚及区域约束器-4-20©2002Xilinx公司版权所有总结•结构向导包含以下两部分–DCM向导–RocketI/O™向导•PACE允许你易于指定I/O的位置并为逻辑建立区域约束
本文标题:Xilinx-fpga-设计培训中文教程-4
链接地址:https://www.777doc.com/doc-4748702 .html