计算机组成原理3-7章作业答案

习题参考答案1第3章习题参考答案2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1)若每个内存条为16M×64位，共需几个内存条?(2)每个内存条内共有多少DRAM芯片?(3)主存共需多少DRAM芯片?CPU如何选择各内存条?解：(1)共需条4641664226M内存条(2)每个内存条内共有32846416MM个芯片(3)主存共需多少1288464648464226MMM个RAM芯片，共有4个内存条，故CPU选择内存条用最高两位地址A24和A25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。3、用16K×8位的DRAM芯片构成64K×32位存储器，要求：(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为0.5μS，CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1)用16K×8位的DRAM芯片构成64K×32位存储器，需要用16448163264KK个芯片，其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0D7、D8D15、D16D23和D24D31，其余同名引脚互连)，需要低14位地址(A0A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。画出逻辑框图如下。(1)(2)(3)(4)(5)(6)(7)(8)(9)(10)(11)(12)(13)(14)(15)(16)CPUD0D31RAS0RAS1RAS2RAS3A0A13A14A15A0A6A0A6A0A6A0A6WEWE2-4译码RASD07D815D1623D2431D07D815D1623D2431D07D815D1623D2431D07D815D1623D2431WEWEWERASRASRAS(2)设刷新周期为2ms，并设16K8位的DRAM结构是1281288存储阵列，则对所有单元全部刷新一遍需要128次(每次刷习题参考答案2新一行，共128行)若采用集中式刷新，则每2ms中的最后1280.5s=64s为集中刷新时间，不能进行正常读写，即存在64s的死时间若采用分散式刷新，则每1s只能访问一次主存，而题目要求CPU在1μS内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的比较适合采用异步式刷新：采用异步刷新方式，则两次刷新操作的最大时间间隔为sms625.151282，可取15.5s；对全部存储单元刷新一遍所需的实际刷新时间为：15.5s128=1.984ms；采用这种方式，每15.5s中有0.5s用于刷新，其余的时间用于访存(大部分时间中1s可以访问两次内存)。6、用32K×8位的E2PROM芯片组成128K×16位的只读存储器，试问：(1)数据寄存器多少位?(2)地址寄存器多少位?(3)共需多少个E2PROM芯片?(4)画出此存储器组成框图。解：(1)系统16位数据，所以数据寄存器16位(2)系统地址128K＝217，所以地址寄存器17位(3)共需片82483216128KK，分为4组，每组2片(4)组成框图如下32K8CPUA0A14D07A15W/R2-4译码A1632K832K832K832K832K832K832K8D07CSY0CSCSCSY1Y2Y3A0A14D0D7D815数据寄存器地址寄存器D815W/RW/R9、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache／主存系统的效率和平均访问时间。解：cache的命中率：习题参考答案3%8.968024202420mccNNNh主存慢于Cache的倍率：640240cmttrCache/主存系统的效率：%2.86968.0561)1(1hrre平均访问时间：nsettca4.46862.04014、有一个处理机，内存容量1MB，字长1B，块大小16B，cache容量64KB，若cache采用直接映射式，请给出2个不同标记的内存地址，它们映射到同一个cache行。解：Cache共有个行1221664BKB，行号为12位内存块数：1MB/16B=216；块号为16位内存地址长20位采用直接映射方式，所以cache的行号i与主存的块号j之间的关系为：mjimod，m为cache的总行数20位的内存地址格式如下：tag行号字地址4位12位4位两个映射到同一个cache行的内存地址满足的条件是：12位的行号相同，而4位的标记不同即可，例如下面的两个内存地址就满足要求：00000000000000000000=00000H与00010000000000000000=10000H15、假设主存容量16M32位，cache容量64K32位，主存与cache之间以每块432位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。解：由已知条件可知Cache共有个行位位1423243264K，行号为14位主存共有个块位位2223243216M，块地址为22位，由行号和标记组成cache的行号i与主存的块号j之间的关系为：mjimod，m为cache的总行数设32位为一个字，且按字进行编址，则习题参考答案424位的内存地址格式如下：tag行号字地址8位14位2位第4章习题参考答案4．指令格式结构如下所示，试分析指令格式及寻址方式特点。1510987430OP-源寄存器变址寄存器偏移量(16位)答：该指令格式及寻址方式特点如下：(1)双字长二地址指令，用于访问存储器。(2)操作码字段OP可以指定26=64种操作。(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。6．一种单地址指令格式如下所示，其中为I间接特征，X为寻址模式，D为形式地址，I、X、D组成该指令的操作数有效地址E，设R为变址寄存器，R1为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。寻址方式名称IX有效地址E①②③④⑤⑥000011000110110010E=DE=（PC）+DE=（R）+DE=（R1）+DE=(D)E=((R1)+D)，D=0答：①直接寻址②相对寻址③变址寻址④基址寻址⑤间接寻址⑥先基址后间接寻址第5章习题参考答案2．参见图5.15的数据通路。画出存数指令“STORl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。习题参考答案5解：STOR1,(R2)的指令流程图及微操作信号序列如下：16．判断以下三组指令中各存在哪种类型的数据相关?(1)I1LADR1，A；M(A)→R1，M(A)是存储器单元I2ADDR2，Rl；(R2)+(R1)→R2(2)I1ADDR3，R4；(R3)+(R4)→R3I2MULR4，R5；(R4)(R5)→R4(3)I1LADR6，B；M(B)→R6，M(B)是存储器单元I2MULR6，R7；(R6)(R7)→R6解：(1)I1的运算结果应该先写入R1，然后再在I2中读取R1的内容作为操作数，所以是发生RAW(“写后读”)相关(2)WAR(3)RAW和WAW两种相关第7章习题参考答案7．(1)275*12288*4=12.89MB(2)最高位密度D1按最小磁道半径R1计算：习题参考答案6D1=12288B/（2*3.14*115）mm=17B/mm最低位密度D2按最大磁道半径R计算：R2=115+(275/5)=115+55=170mmD2=12288B/（2*3.14*170）mm=11.5B/mm(3)sKB/60012288*603000(4)160*1023000sms(5)台号柱面(磁道)号盘面(磁头)号扇区号16151465430此地址格式表示有4台磁盘，每台有4个记录面，每个记录面最多可容纳512个磁道，每道有16个扇区。