您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 项目/工程管理 > CMOS三态门集成电路课程设计
1集成电路课程设计前言集成电路在当今社会中发挥着越来越重要的作用。也越来越成为衡量一个国家高科技技术水平的重要指标。作为一门重要的课程,集成电路课程设计是电子科学与技术专业要求的实践课程,主要目的是使学生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础。提高学生综合运用已掌握的知识,利用相关软件,进行集成电路芯片的能力。集成电路设计主要包括以下几个方面。系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。1.设计需求分析1.1设计内容及其性能指标要求器件名称:CMOS三态门器件要求电路性能指标:(1)输出高电平时,|IOH|≤20μA,VOH,min=5V;(2)输出底电平时,|IOL|≤4mA,VOL,man=0V;(3)输出级充放电时间tr=tf,tpd<25ns;(4)工作电源5V,常温工作,工作频率fwork=100HZ,最大功耗Pmax=150mW。1.2设计指标1.独立完成设计三态门芯片的全过程;2.设计时使用的工艺及设计规则:MOSIS:mhp_n12;3.根据所用的工艺,选取合理的模型库;4.选用以lambda(λ)为单位的设计规则;5.全手工、层次化设计版图;6.达到设计要各项指标要求。2.设计实现22.1三态门芯片简介所谓三态门(TG)就是一种传输模拟信号的模拟开关。CMOS三态门门由一个P沟道和一个N沟道增强型MOSFET并联而成,如下图所示。它的管脚图如图1所示,其逻辑真值表如表1所示:三态门原理图图1三态门芯片管脚图表1三态门真值表ENAY1001110ZZ0ZZ3从图1可以看出三态门芯片是一个反相器与一组互补的增强型场效应管组成,而反相器也可以由一组互补的增强型场效应管构成。因此,本电路的重点是增强型场效应管的使用。从真值表我们可以看出EN为使能端。当其为1时,输出等于输入,当其为0时,输出为高阻态。2.2电路工作原理TP和TN是结构对称的器件,它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏,故TP的衬底接+5V电压,而TN的衬底接-5V电压。两管的栅极由互补的信号电压(+5V和-5V)来控制,分别用C和!C表示。传输门的工作情况如下:当C端接低电压-5V时TN的栅压即为-5V,vI取-5V到+5V范围内的任意值时,TN均不导通。同时、TP的栅压为+5V,TP亦不导通。可见,当C端接低电压时,开关是断开的。为使开关接通,可将C端接高电压+5V。此时TN的栅压为+5V,vI在-5V到+3V的范围内,TN导通。同时TP的棚压为-5V,vI在-3V到+5V的范围内TP将导通。由上分析可知,当vI-3V时,仅有TN导通,而当vI+3V时,仅有TP导通当vI在-3V到+3V的范围内,TN和TP两管均导通。进一步分析还可看到,一管导通的程度愈深,另一管的导通程度则相应地减小。换句话说,当一管的导通电阻减小,则另一管的导通电阻就增加。由于两管系并联运行,可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。在正常工作时,模拟开关的导通电阻值约为数百欧,当它与输入阻抗为兆欧级的运放串接时,可以忽略不计。42.3电路设计本次设计采用的是m12_20的模型库参数进行各级电路的尺寸计算,其参数如下:NMOS:εox=3.9×8.85×10﹣12F/mμn=605.312×10﹣4㎡/Vstox=395×10﹣10mVtn=0.81056VPMOS:εox=3.9×8.85×10﹣12F/mμp=219×10﹣4㎡/Vstox=395×10﹣10mVtp=﹣0.971428V2.2.1反相器电路设计根据要求反相器电路等效电路图如图3所示,输入Vi为前一级的输出,可认为是理想的输出,即VIL=Vss,VIH=VDD。图3反相器电路(1)反相器N管(W/L)N的计算当输入为高电平时,输出为低电平,N管导通,工作在线性区,要求|IOL|≤4mA,VOL,man=0.4V,根据NMOS管理想电流分方程分段表达式:因此,则,5(2)反相器P管(W/L)P的计算当输入为低电平时,输出为高电平,P管导通,工作在线性区。同时要求N管和P管的充放电时间tr=tf,分别求出这两个条件下的(W/L)P,min极限值,然后取大者。1.以|IOH|≤20μA,VOH,min=4.4V为条件计算(W/L)P,min极限值:用PMOS管的理想电流方程分段表达式:因此则,2.N管和P管的充放电时间tr和tf表达式分别为ddtnddtnddtnddddtnnnoxoxLfVVVVVVVVVWLtCt2019ln11.022ddtpddtpddtpddddtpppoxoxLrVVVVVVVVVWLtCt2019ln11.022计算得出:则(W/L)P=140取其中的大值作为输出级P管的尺寸,则(W/L)P=1402.2.2传输门MOS的尺寸计算内部逻辑门的电路如图5所示。根据截止延迟时间tpLH和导通延迟时间tpHL的要求,在最坏情况下,必须保证等效N管、P管的等效电阻与内部基本反相6器的相同,这样三输入与非门就相当于内部基本反相器了。因此,N管的尺寸放大3倍,而P管尺寸不变,即:图5传输门代入反相器的尺寸得,传输门的尺寸为:至此,完成了全部器件的尺寸计算,汇总列出各级N管和P管的尺寸如下:反相器:传输门:,内部反相器,与非门,内部反相器,与非门==PP3LWLWLWLWNN72.3延迟估算估算功耗时功耗仿真如下图。图113.绘图仿真软件和版图设计软件介绍3.1orcad简介ORCADCapQure是一款基于Windows操作环境下的电路设计工具。利用CapQure软件,能够实现绘制电路原理图以及为制作PCB和可编程的逻辑设计提供连续性的仿真信息。OrCADCapQure作为行业标准的PCB原理图输入方式,是当今世界最流行的原理图输入工具之一,具有简单直观的用户设计界面。OrCADCapQureCIS具有功能强大的元件信息系统,可以在线和集中管理元件数据库,从而大幅提升电路设计的效率。OrCADCapQure提供了完8整的、可调整的原理图设计方法,能够有效应用于PCB的设计创建、管理和重用。将原理图设计技术和PCB布局布线技术相结合,OrCAD能够帮助设计师从一开始就抓住设计意图。不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改,还是用于设计层次模块,OrCADCapQure都能为设计师提供快速的设计输入工具。此外,OrCADCapQure原理图输入技术让设计师可以随时输入、修改和检验PCB设计。3.1.1orcad原理图设计步骤1.在菜单开始栏找到cadence。点击,展开。选择orcadcapQurecis,打开。2.新建工程。3.在会原理图界面绘制元器件。4添加相应元器件的元件库。3.1.2orcad原理图仿真步骤1.创建仿真文件Pspice-newsimulationprofile2设置仿真参数双击xxx.bias文件3开始仿真点击图标4观察仿真结果。4.电路模拟仿真9电路模拟需要在原理图中加入激励源,并且必须使用可以仿真的元器件绘制仿真原理图。在模拟时进行直流扫描分析,然后就可得出功耗。把电路图转为SPICE文件,加入电路特性分析指令和控制语句,即可对电路进行仿真。图12电路模拟原理图4.1直流分析Ven由0V变化到8V的过程中,反相器输出端波形在2.5V处出现急剧下降的情况。因此可以大概认为该反相器mos管的阈值电压为2.5V。直流分析的原理图如图13所示,直流分析的输入输出电压曲线如图15所示。10图13直流分析原理图图15输入输出电压曲线从图15可以看出,转变电平Vs大约在2.5V左右,符合设计要求。4.2瞬态分析从波形中得到tPLH、tPHL、tr和tf,然后进行相关计算。瞬时分析的原理图如图16所示,仿真波形如图18所示:11图16瞬态分析原理图12图18瞬态分析波形图4.3功耗分析对电压源V2和V3进行直流扫描分析总功耗:功耗分析的原理图如图19所示,功耗分析的波形如图21所示:图19功耗分析原理图13图21功耗分析波形图从图中可以看出因此,满足设计要求。5.版图设计版图设计采用层次化,全手工设计版图。层次化设计版图就是先设计单元版图,由简单的单元版图再组成较复杂的单元版图,一层层设计,直至完成芯片的整体版图。5.1PMOS管设计PMOS管电路的版图如图22所示,多晶硅均采用2λ。图22PMOS145.2NMOS管设计由于NMOS尺寸比较小,将NMOS的源级和漏极的有源区扩大,保证能够符合设计规则,其版图如图23所示。图23NMOS管5.3反相器设计由于P管的尺寸比较的大,所以P管采用两个PMOS并联的方式进行设计,每个的宽长比都为9,其版图如图24所示15图24反相器5.4传输门设计版图如图25所示图25传输门5.5电源设计16图26VCC5.6地设计GND5.7总版图每一级版图都设计完成了,将各个级的版图进行整合,连接成最终的电路图5.8版图检查5.8.1版图设计规则检查(DRC)编辑好总的版图-菜单tool-菜单项DRC17总版图设计规则检查见图28所示。图28总版图DRC检查由DRC检查结果来看,总版图符合其设计规则。5.8.2电路网表匹配(LVS)检查电路图提取的网表文件(.sp)与版图提取的网表文件(.spc),进行元件和节点的匹配检查。如果匹配,表明版图的连接及版图中各管子的生成是正确的。因此,只要保证电路图是正确的,LVS检查就可以验证版图的正确性。6.心得体会由于本学期找工作花了太多的时间,没有足够的时间认真学习本门课程,而且课程设计给的题目,难度很大。难度大表现在一下几个方面:1需要学习的东西太多,并且由于涉及到的都是专业级别很高的知识,因此好的教程很少。2由于是集成电路设计,需要用到专业级别很高的设计软件。因18为这些专业级别的软件价格昂贵,所以网上很少有这样的资源。连软件都没有,课程难度可想而知。3时间非常紧张。因为同一时段,我们还必须面对另外三门专业课程设计。所以时间不够用。因此,结果这次课程设计做起来很吃力,结果很不理想。不过,为了顺利毕业,也只好在最后的一周时间内,疯狂学习该门课程。虽然遇到很多的困难,好在现在信息畅通无阻,还是可以找到一些的资料的。最终还是完成了老师布置的任务。在此,感谢那些帮助过我的同学。7.参考文献(1)吴友宇,模拟电子技术基础清华大学出版社,2010年(2)陈先朝,集成电路课程设计指导书,2009年;(3)廖裕评,陆瑞强编,TannerPro集成电路设计与布局实践指导,北京科学出版社,2007年;(4)朱正涌,半导体集成电路,清华大学出版社,2009年;(5)王志功等,集成电路设计,电子工业出版社,2008年。(6)曾庆贵,集成电路版图设计,机械出版社,2008
本文标题:CMOS三态门集成电路课程设计
链接地址:https://www.777doc.com/doc-4796182 .html