16×16位移位相加乘法器设计

本科学生毕业论文2012年6月13日论文题目：16×16位移位相加乘法器设计学院：电子工程学院年级：2009级专业：集成电路设计与集成系统姓名：于昊学号：20092141指导教师：曹贝16×16位移位相加乘法器1摘要随着集成电路设计技术的不断进步，乘法器的芯片设计实现的研究与应用越来越广泛，对乘法器进行ASIC芯片设计，具有设计实现过程简单、所用到的EDA工具完善而且成熟、硬件开销小、易于在VLSI电路或系统级芯片中集成。通常，数字电路设计的流程对于芯片的实现而言，需要RTL级的HDL描述，并要对各层次的设计进行功能仿真验证，在验证电路能按预期设计功能工作后，即可对RTL级的HDL描述进行综合、优化，形成门级网表。整个设计流程可称为数字电路的前端设计。本课题基于移位相加算法的研究，设计16位移位相加乘法器，并在功能仿真通过后，将所设计的VerilogRTL级代码进行综合，采用Synopsys公司DesignCompilerEDA工具进行电路综合，获得16位移位相加乘法器的门级网表与电路实现。关键词数字电路设计；移位相加乘法器；综合；16×16位移位相加乘法器2AbstractAbstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstractabstract.(英文摘要内容必须与中文摘要完全对应。英文摘要采用TimesNewRoman小四号字书写，毕业论文、毕业设计行与行之间、段落和层次标题以及各段落之间均为1.5倍行距。)KeywordsKeywords;keywords;keywords(英文关键词内容必须与中文关键词完全对应。英文关键词采用TimesNewRoman小四号字书写，毕业论文、毕业设计行与行之间、段落和层次标题以及各段落之间均为1.5倍行距。关键词与关键词之间用“;”隔开)目录16×16位移位相加乘法器3摘要...........................................................................................................................................1Abstract....................................................................................................................................2第一章乘法器研究的背景与意义.........................................................................................41.1乘法器的发展现状.....................................................................................................41.1.1国内乘法器现状..............................................................................................51.1.2国外乘法器现状..............................................................................................51.2乘法器概述.................................................................................................................51.3乘运算.........................................................................................................................61.4乘法器结构.................................................................................................................71.5乘法器端口定义.........................................................................................................8第二章移位相加乘法器设计的基本原理.............................................................................82.1．1移位相加算法......................................................................................................92.1．2乘法器设计原理.................................................................................................102.2移位相加乘法器原理...............................................................................................10第三章16×16位移位相加乘法器设计与仿真....................................................................123.116位移位相加乘法器的设计.................................................................................123.216位移位相加乘法器Verilog文件设计.............................................................123.316×16位移位相加乘法器Modelsim仿真.............................................................143.3.116×16位移位相加乘法器经典数组运算结果............................................153.3.216×16位移位相加乘法器一般情况运算结果............................................17第四章16×16位移位相加乘法器Verilog设计综合........................................................184.1RTL级概念...............................................................................................................184.2RTL级综合结果与分析...........................................................................................204.316位移位相加乘法器电路图.................................................................................22结论.........................................................................................................................................26参考文献.................................................................................................................................27附录一.....................................................................................................................................28致谢.........................................................................................................................................3816×16位移位相加乘法器4第一章乘法器研究的背景与意义数字信号处理中需要频繁进行大数据量的乘法运算。乘法器作为数字信号处理器的重要部件,它的速度直接决定了整个处理器的性能。本课题采用verilogHDL设计了一个16位移位相加乘法器。首先介绍了移位相加乘法器的算法以及比较移位相加乘法器，Booth乘法器，WallaceTree乘法器各自的特点。介绍了本课题在综合时需用到的DesignCompiler（DC）综合工具。随后提出了自己的乘法器设计架构设计了一个16位移位相加乘法器。并用DesignCompiler（DC）进行了优化。所设计的乘法器是16×16位,基于Altera公司的Modelsim平台上用Verilog_HDL软件进行功能仿真,验证了功能正确,达到了预期的目标。微处理器的发展随着集成电路的迅猛发展而日新月异。在微处理器芯片中乘法器是进行数字信号处理的核心同时也是微处理器中进行数据处理的关键部件，它已经是现代计算机必不可少的一部分。乘法器的算法也有很多种，例如移位相加算法、布斯（Booth）算法、华莱士树（WallaceTree）算法等。其中移位相加算法是乘法器最基础的算法，其它的算法都是在它的基础上为了压缩和优化这种算法延伸出来的算法，目的是提高乘法器的运算速度以及实现更多的乘法器功能。虽然不断有关于32位、64位乘法器的研究出现,但由于大量的媒体信号处理只需16位运算就能胜任,因此对16位乘法器的研究仍有着相当的应用价值。1.1乘法器的发展现状过去的十年中，研究者扩展了Booth编码算法的空间，提高了乘法器的性能；改进了部分积压缩技术，使乘法器结构更加规则；以传输管逻辑、多路选择器和动态技术为基础的各种电路实现方法也持续刷新高性能乘法器的实现记录；与此同时，与物理实现紧密相关的乘法器拓扑结构的研究也硕果累累。但不断提高的高性能运算需求使得高性能乘法器的设计和实现仍然是当前的热门话题。16×16位移位相加乘法器51.1.1国内乘法器现状乘法器的设计与应用在国内研究领域也取得了很好的成绩，1993年中科院声学研究所应用于18位乘法器，实现工作频率