晶振电路设计及案例分享

讲解内容：预期目的�晶振原理及分类�晶振电路分析�设计中注意事项�案例分享�掌握振荡电路的原理，了解电路元器件的作用。�掌握时钟电路的设计。�掌握时钟电路的调测和问题定位。晶振匹配电路原理晶振匹配电路原理晶振匹配电路原理晶振匹配电路原理分析分析分析分析案例案例案例案例分享分享分享分享主讲人：杨万里主讲人：杨万里主讲人：杨万里主讲人：杨万里晶体的构造晶体的构造晶体的构造晶体的构造晶体为什么会振荡？晶体为什么装在金属壳中？细节了解？继续振荡电路及振荡器振荡电路及振荡器振荡电路及振荡器振荡电路及振荡器�什么是振荡电路~_~能产生大小和方向都随周期变化的电流的电路�振荡器与“有源晶振”有源晶振是振荡器的一种�晶振选频特性很出色谐振频率（特性频率），谐振时损耗为0（或最小）-------对谐振频点的信号衰减为0（或最小（阻抗最小）。概念互通器件的品质因数是如何定义的？高频电路中如何正确选择电感？4晶振的分类晶振的分类晶振的分类晶振的分类�按照振荡模式，晶体可分为基频晶体和泛音晶体。�其他分类方式此处不讨论。�为什么会有泛音晶体~_~�基频晶体和泛音晶体相对来说哪种的输出时钟更加稳定？晶晶晶晶体体体体的的的的等效电路及说明等效电路及说明等效电路及说明等效电路及说明？？？晶晶晶晶体体体体的的的的等效电路及说明等效电路及说明等效电路及说明等效电路及说明？？C0-----C0-----C0-----C0-----静态（未工作时）晶片两极板之间的等小电容。？晶晶晶晶体体体体的的的的等效电路及说明等效电路及说明等效电路及说明等效电路及说明？？C0C0C0C0：静态（未工作时）晶片两极板之间的等小电容。？RRRR：等效动态电阻，表述振荡过程中的能量损耗--------------------------------------------对芯片端的驱动能力小值限制量化（RRRR越小越容易起振，芯片负阻应该是RRRR的6666倍左右？）。晶晶晶晶体体体体的的的的等效电路及说明等效电路及说明等效电路及说明等效电路及说明？？C0C0C0C0：静态（未工作时）晶片两极板之间的等小电容。RRRR：等效动态电阻，表述振荡过程中的能量损耗--------------------------------------------对芯片端的驱动能力小值限制量化（RRRR越小越容易起振，芯片负阻应该是RRRR的6666倍左右？）。？LLLL：表示晶片振动时的惯性晶振晶振晶振晶振的的的的等效电路及说明等效电路及说明等效电路及说明等效电路及说明？？C0C0C0C0：静态（未工作时）晶片两极板之间的等小电容。RRRR：等效动态电阻，表述振荡过程中的能量损耗--------------------------------------------对芯片端的驱动能力小值限制量化（RRRR越小越容易起振，芯片负阻应该是RRRR的6666倍左右？）。LLLL：表示晶片振动时的惯性CCCC：表示晶片振动时的弹性晶晶晶晶体体体体的的的的等效电路及说明等效电路及说明等效电路及说明等效电路及说明手接触到晶体金属外壳会影响晶振的振荡频率，是如何变化的？如何更加准确的测量晶振的频偏？晶体的Q值为什么很高？什么是负阻？通常说的晶振（Crystal）严格的讲应该称为晶体；晶体在时钟电路中的作用究竟是什么？晶晶晶晶体应用电路体应用电路体应用电路体应用电路晶晶晶晶体应用体应用体应用体应用电路电路电路电路分析分析分析分析：：：：R2：电阻是为了使反相放大器工作在线性状态，一定程度上避免过驱动损坏晶振。防止失真。X1：晶体等效为一个并联谐振回路,振荡频率应该是石英晶体的并联谐振频率.C1&C2:晶体旁边的两个电容接地,实际上就是电容三点式电路的分压电容,接地点就是分压点.以接地点即分压点为参考点;反馈系数可视情况调整。(如：为增大XIN的幅度可减小XIN端电容，反之亦然。）R1:输出端电阻；就晶体来看形成一个正反馈以保证电路持续振荡.L1&C3：滤除基频，仅泛音晶体需要。晶晶晶晶体应用电路说明：体应用电路说明：体应用电路说明：体应用电路说明：晶振是如何起振的？（起振过程是怎样的）无负载电容可以起振吗？为什么要加负载电容？为什么是两个电容而不是一个电容？晶晶晶晶振振振振电路设计注意事项电路设计注意事项电路设计注意事项电路设计注意事项谐振电路谐振频率的影响因素：温度、晶体负载电容、机械振动、振荡器负载电容及负载R，电磁波）晶晶晶晶振振振振电路设计注意事项电路设计注意事项电路设计注意事项电路设计注意事项1：选择合适的晶振：除选择合适频率外，非常关键的参数包括：频率准确度，频率稳定度。等效阻抗r。2:选择合适的负载电容：晶振的两个脚上和对地的电容、芯片电路内部电容、PCB电容经验值取3pF左右，在产品调试阶段做针对性调整。3：设计阶段样机的频率需要调整。尽可能保证输出和输入信号都是近似理想的正弦波为目标。保证输出频率稳定。晶晶晶晶振振振振电路设计注意事项电路设计注意事项电路设计注意事项电路设计注意事项4：晶振的温度特性非常重要。频率调整需要给晶振温升漂移预留足够空间。5：尽可能靠近芯片布局，尽可能减小回路面积，避免被干扰。6：晶体布局要尽量远离热源。（主芯片很热可以适当远离主芯片，）要考虑晶体的散热问题（如结合结构设计，注意气流方向，尽量避开布局在热源气流方向下游区域）。7：从理论分析，很明显晶体的负载电容布局以串联的形式（电容接地脚接在一起）连接效果应该最好。案例一：可靠性测试时出现丢包问题案例一：可靠性测试时出现丢包问题案例一：可靠性测试时出现丢包问题案例一：可靠性测试时出现丢包问题�某产品在测试高低温循环式出现丢包。�问题分析：恒温测试（高温和低温测试）正常。丢包的现象出现在温度变化时。�经定位发现故障品的晶体在温度变化时，其阻抗存在跳变或飘逸超出芯片要求的范围，都会导致电路系统工作异常。�相似案例：在高温（60度环境）测试时，产品出现死机现象，部分晶振出停振。�结论:晶体是产品的心脏，一定要选择合格的供应商和产品。案例二：敲击丢包案例二：敲击丢包案例二：敲击丢包案例二：敲击丢包�该问题是在某产品调测时无意中发现的；产品在工作时，若敲击或碰撞产品外壳，产品会出现丢包现象。�问题原因分析：敲击产生机械振动，使晶体的振动受到影响，产生相位噪声。芯片的时钟电路没有处理好，也就是说与芯片也有关系。案例三：时钟电路信号异常问题案例三：时钟电路信号异常问题案例三：时钟电路信号异常问题案例三：时钟电路信号异常问题�某产品在调测阶段发现的输入（IC的XOUT脚输出信号）晶体的信号存在严重的削峰失真。�原因分析：我们知道理想的话时钟应该是很好的正弦波，失真是因为反向放大器工作在非线性区域所致。�解决办法：调整加大晶振输入脚的串联电阻阻值。案例四：案例四：案例四：案例四：时钟电路的信号幅度调整时钟电路的信号幅度调整时钟电路的信号幅度调整时钟电路的信号幅度调整�某产品在调测及段进行晶振频率调整时出现晶振输出信号较小（幅值为600mV,），而输出信号不偏小（幅值为2.2V）�调整并联谐振的分压电容，将晶振输出Pin上连接的电容值减小，加大晶振输出Pins连接的电容，保证等效串容不变；调整至期望的幅值即可。�此案例旨在说明如入处理时钟幅度太小的问题，比如幅度太小导致时钟电路不稳定，或导致系统会出现异常死机等。案例五：温飘太大了案例五：温飘太大了案例五：温飘太大了案例五：温飘太大了�某产品在进行可环境可靠性试验时，WiFi出现无法扫描到SSID；也存在连接后出经常出现Pin包丢包及断开连接的情况。�问题分析，通过局部加热定位到WiFi的频偏太大，导致通信异常。WiFi的频偏除受锁相环的直接影响外，还受参考时钟晶振温飘的影响。�WiFi产品普遍存在温飘的问题，功率，频偏均存在严重的考验。首先要保证晶振的温度稳定性能能满足系统的要求。�WiFi功率该如何有效的补偿也非常重要，此处不做详细探讨。谢谢大家