PCB信号完整性布线技术

PCB布线技术PCB设计的艺术•好的PCB设计需要花费数十年的时间才能不断磨砺而成•设计一个可靠的高速，混合系统需要用到大量的理论知识以及与之相对应的实际应用•这篇文档将会用到许多重要的概念目录•PCBS101•优秀的高速PCB设计练习–电源/地系统的效率–正确使用去耦电容–电阻，电容在高速设计中真正的特性–高速信号的传输-线还是传输线–阻抗不匹配，串联及并联终端–控制EMI•混合信号布线–混合信号的接地方式–混合信号设计中的地平面–电源的滤波及去耦–考虑寄生参数–控制差分阻抗•小信号布线–考虑走线损耗–在屏蔽电缆中正确接地–最小化PCB泄漏电流–预防PCB温度问题PCB基础PCB量测的单位•PCB设计起源于美国，所以其常用单位是英制，而非公制–版子的大小通常使用英尺–介质厚度&导体的长宽通常使用英尺及英寸•1mil=0.001inches•1mil=.0254mm–导体的厚度常使用盎司(oz)•一平方英尺金属的重量•典型值–0.5oz=17.5μm–1.0oz=35.0μm–2.0oz=70.0μm–3.0oz=105.0μmPCB基础PCB叠层•一个PCB由不断交错着的Prepreg和Core组成•材料：–Core:一片薄薄的固化的介质（通常是FR4:玻璃纤维&环氧基树脂）–Prepreg:preimpregnated的简写。一片薄薄的未固化的介质（通常FR4：玻璃纤维-环氧基树脂）当被加热或挤压时，Prepreg会溶解在环氧基树脂胶里，然后变成和Core具有相同介电常数的材料–铜箔：一片铜板，使用一环氧树脂粘合在Core的两边•PCB的层数代表的是铜箔的层数–一个8层PCB包含8层铜箔–叠层根据板子在纵轴上的中心点对称，以避免在热循环中的机械应力典型8层板的横截面PCB结构PCB导体:Traces•铜是PCB中最常用的导体–走线或连接器一般通过镀金来提供一个抗腐蚀的电传导特性–走线的宽度和长度-由PCB布线工程师控制•在通常的制造工艺下，走线的宽度和之间的间距一般要≥5mil–走线厚度-制造工艺的变量•典型值0.5oz–3oz•趋势0.25oz•SITip:以上因素都会影响走线的电阻，电容，阻抗，在高速信号设计中都要被慎重的考虑PCB基础PCB导体：电源平面•电源平面–使用一个完整的铜箔平面来提供电源或地–一般会使用比信号层更厚的铜箔层来降低电阻•为什么需要？–为PCB上所有设备的电源地信号提供一个稳定的，低阻抗的路径–屏蔽层与层之间的信号以此来降低串扰•SItip:通过在Core的两边加相对的电源与地可以最大化“板间电容”。同样，也可以减少PCB的翘曲PCB基础PCB介质•一般的介质材料–FR-4（玻璃纤维和环氧基树脂交织而成）•最常和最广泛使用，相对成本较低•介电常数：最大4.7，4.35@500Mhz,4.34@1Ghz•可承受的最高信号频率是2Ghz(超过这个值，损耗和串扰将会增加）–FR-2（酚醛树脂棉纸）•非常廉价，使用在廉价的消费设备上•容易破裂•介电常数：4.5@1Ghz–CEM-3(玻璃与环氧基树脂编织物）•与FR4类似，在日本广泛应用–Polyimide•高频的表现很好–FR&CEM•FR:FlameRetardant•CEM:CompositeEpoxyMaterial•SITip:绝大多数的PCB绝缘材料会有一个可控的介电常数-对于维持传输线阻抗的稳定来说这是非常重要的PCB基础Vias•Vias(platedholes)–连接不同层–通过钻孔的方式来打通PCB的不同层，并在内层电镀–通常比信号线大•埋孔和盲孔–增加布线密度–增加PCB制造的成本-通常用在高密度的产品上–埋孔非常难以去调试•SITip:Vias会引进容性分量并改变走线的特征阻抗PCB基础/典型的PCB设计流程PCB基础典型的PCB制造流程•从客户手中拿到Gerber，Drill以及其它PCB相关文件•准备PCB基片和薄片–铜箔的底片会被粘合在基材上•内层图像蚀刻–抗腐蚀的化学药水会涂在需要保留的铜箔上（例如走线和过孔）–其他药水会被洗掉–然后使用腐蚀剂（通常是FeCI或Ammonia)，未被标记的铜箔就会被移除–溶剂会把固化的抗腐蚀剂洗掉–清洗掉PCB板的其他杂物•压层•Drilling,cleaning&platingvias–这是建立不同层之间的连接关系–在需要Via的地方打一个贯穿所有层的洞–电镀•外层图像蚀刻•绿漆层•丝印层(文本和图像)优秀的高速PCB设计练习综述•一些设计者仍然靠“感觉”来设计PCB，而非正确的方法和规则–对于现代的高速模拟和数字设计，靠“感觉”来设计一个可靠的系统几乎是不可能的–结果可能是：•错误的或意料之外的系统行为•在模拟路径上有不可接受的噪声强度•系统的稳定性随温度和板子结构变化较大•同一PCB上的互连设备之间误码率很高•大量的电源和地噪声•信号上的过冲，下冲和尖峰优秀的PCB设计练习使用正确的设备•一个拥有足够带宽的示波器在高速PCB设计工程中是基本的工具•需要考虑设备的带宽和采样频率•一个133Mhz的SDRAM信号在一个200Mhz带宽和2GSPS采样率的廉价示波器上看起来会是什么样呢•一些非常重要的因素，如尖峰，过冲，下冲，电源噪声等在廉价的示波器上可能没办法正确的显示出来•记住！高速数字信号是方波–方波在其奇数谐波上有较高的能量–随着几何尺寸的减小(130nm-90nm-65nm)，上升时间及下降时间的减小意味着更多的谐波优秀的高速PCB设计练习电源和地平面•应该尽可能的使用电源和地平面，Why?–在设备和电源之间提供一个低阻抗的路径–提供屏蔽–提供散热–降低分布电感•一个完整的无破损的平面是最优选择–破碎的地平面会在走线的上下层之间引入寄生电感•Remember!•低频时，电流总是流过最小电阻路径•高频时，电流总是渡过最小电感路径优秀的PCB设计练习去耦电容（或“旁路电容”）•当设备里的门电路切换时，设备里的阻抗会有一个瞬时的变化–结果就是电流会有一个瞬时的变化•去耦电容会这些瞬时的变化提供一个低阻抗的电流源–降低电源地之间的电压波动–帮助电源地信号工作在设备的工作SPEC之内优秀的高速PCB设计练习去耦电容•高速设计中有5个频段需要调节–DC至10Khz•通过调节模块来调节–10Khz至100Khz•通过去耦电容来调节–100Khzto10Mhz•通过100nf(0.1uf）来调节–10Mhzto100Mhz•通过10nf来调节–100Mhz至更高•通过1nf和PCB电源和地平面来调节优秀的高速PCB设计练习去耦电容•需要多少去耦电容才够用呢？–取决于系统•需要考虑工作频率，I/O的切换数量，每个Pin脚的容性负载，走线的特征阻抗，结点的温度，芯片内部的运算•对于处理器，要考虑各种运算方式，缓存，内存，DMA，等等–经验法则：从DC至高频的每个频段内，供电引脚的电压波动都就小于5%–DC供电电压的最大波动加上噪声的最大值应该小于供电电压的5%•需要一个足够带宽的示波器•有很多的方法去评估总共需要的容值，以及如何分布电容–这是一个复杂的问题，特别是在处理现在那些包含有成千上万门电电路的处理器的时候–可在以下网站上获得帮助•􀁺www.freescale.com/files/32bit/doc/app_note/AN2586.pdf优秀的高速PCB设计练习去耦电容•为了获得最好的性能，应该尽可能的降低供电引脚与去耦电容之间的电感与电阻•PCB布线和过孔会增加阻抗优秀的高速PCB设计练习去耦电容•当使用电源/地平面对时，电容如同在PCB顶层一样有效优秀的高速PCB设计练习去耦电容•100Mhz以上的有效电容…–随着时钟频率和边缘变化率的提高，如何有效的使用旁路电容变得越来越困难•电容的ESL（等效串联电感）随着频率的增加而增加•电容的ESR（等效串联电阻）的增加会降低电容的效力•电容的寄生参数（pads,vias）所带来的电抗会随着频率增加而增加•100nf的电容在100Mhz之上是无用的优秀的高速PCB设计练习认识电容-ESL•ESL（等效串联电感）是由电容的电极和引线引起的电感•电容的ESL限制了一个电容在一个PowerBuss中去耦的效果究竟有多好•电容本质上是一个LC电路，因此它有一个谐振点。ESL与容值都会影响电容的谐振点优秀的高速PCB设计练习认识电容-ESL优秀的高速PCB设计练习认识电容-ESL•不同种类的电容•TBA高速PCB设计和布线认识电阻•JamesBryant'spaper–TBA高速PCB设计和布线导线还是传输线？•导线还是传输线–导线-我们认为导线上所有的点在任意时刻都有相同的电势–传输线-我们考虑信号传输的影响，并假设在信号传输时线上会有不同的电势•什么时候会把信号回路看成传输线呢–如果长度大于波长的1/100–如果接收设备对边缘变化敏感–如果系统对过多的过冲和下冲无法接受–几乎一直是高速PCB设计和布线传输:时间和距离•传输延迟：表征电信号在介质中传播时间的值–通常的测量单位是ps/inches•电信号传输速度取决于其周围的介质–传输速度与介电常数的平方根成比例增加高速PCB设计和布线传输线与阻抗匹配•当信号的阻抗改变时，信号能量会被反射•能量反射的多少会与阻抗不匹配的程度有关高速PCB设计和布线理解传输线阻抗•PCB走线的物理特征是阻抗的最大影响因素–走线材料–走线宽度–走线厚度–与其它平面和走线之间的距离–周围材料的介电常数•有许多免费的工具可以帮你评估走线的特征阻抗••从设备A到设备B，一个传输信号很可能会经过很多次阻抗改变•最大的阻抗不匹配几乎都发生在源端和负载处–会产生很大的反射–我们该如何处理–让我们通过下面这个故事来理解EDGAR能量包的故事•Edgar是一个慢跑者•他以6inches/nanosecond的速度在一个PCB上运动•他会改变他所在导体位置的电压Edgar遇到了“无端接”的传输线•属性：–点对点连接–输出阻抗为25Ohm–传输线特征阻抗为50Ohm–接收端阻抗为1MegOhm开始•从VDD与GND之间输出一个电压Edgar开始向接收端运动•Edgar开始以6inches/nanosecond的速度向接收端运动Edgar被“反射”了•Edgar从50Ohm的传输线运动到了1Mohm的接收端•几乎100%的Edgar被反射回源端了Edgar返回输出端•Edgar带着几乎100%的能量以6inches/nanosecond的速度返回Edgar遇到了另一个阻抗不连续•Edgar结束了传输线的旅程之后遇到了25Ohm的源•反射能量是Edgar重新被送往接收端•Edgar以6inches/nanosecond的速度运动Edgar又被送往源端•Edgar以6inches/nanosecond的速度运动Edgar第三次被送往接收端•Edgar以6inches/nanosecond的速度运动在示波器上我们会看到什么呢？在输出端测量在接收端测量一直在接收端而非输出端测量高速PCB设计和布线传输线终端•利用欧姆定律来最小化源端和负载端的阻抗不匹配•在源端–源端阻抗一般低于50ohm–我们可以在源端串联一个电阻来增加阻抗以便与传输线匹配–这种技术被称为串联端接•在负载端–负载阻抗一般比50ohm大很多–我们可以在负载端并联一个电阻来降低阻抗以便与传输线匹配–这种技术被称为并联端接•每种方式都有正反两方面•两者结合使用一般来说是比较有效的高速PCB设计和布线并联端接•并联电阻在接收端效果不错但是：–会增加输出电流，因此增加功率损耗–增加串扰，EMI–增加地弹或者引入噪声（取决于并联电阻被拉至高或低）高速PCB设计和布线串联端接•输出端的串联端接不利效果较少：•但输出阻抗是非线性的，并且进入传输线的能量会损失一部分DDRSDRAM终端•DDR使用双倍端接•当VCC/2=1.25V时，输出端的I大约是14mA真实