考研复试数电模电

数字电路基本概念一．基本概念。1.门是实现一些基本逻辑关系的电路。2.三种基本逻辑是和、或、非。3.和门是实现和逻辑关系的电路，或门是实现或逻辑关系的电路，非门是实现非逻辑关系的电路。4.按集成度可以把集成电路分为小规模（SSI）中规模（MSI）大规模（LSI）和超大规模（VLSI）集成电路。5.仅有一种载流子参和导电的器件叫单极性器件；有两种载流子参和导电的器件叫双极性器件。单极性器件主要有：PMOS.NMOS.CMOS双极性器件主要有：TTL.HTL.ECL.IIL.6.TTL门电路的低电平噪声容限为VNL=VOFF-VIL;高电平噪声容限为VNH=VIH-VON7.直接把两个门的输出连在一起实现“和”逻辑关系的接法叫线和；集电极开门路可以实现线和；普通TTL门不能实现线和。8.三态门的输出端可以出现高电平、低电平和高阻三种状态。9.三态门的主要用途是可以实现用一条导线（总线）轮流传送几个不同的数据或控制性号。10.用工作速度来评价集成电路，速度快的集成电路依次是ECL.TTL.CMOS11.用抗干扰能力来评价集成电路，抗干扰能力的集成电路一次是CMOS.TTL.ECL12.CMOS门电路的输入阻抗很高，所以静态功耗很小，但由于存在输入电容，所以随着输入信号频率的增加，功耗也会增加。13.逻代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。14.逻辑变量和函数只有0和1两种取值，而且它们只是表示两种状态。15.逻辑代数只有“和”“或”“非”三种基本逻辑运算。16.描述逻辑函数各个变量取值组合和函数值对应关系的代数式叫函数表达式。17.逻辑函数表达式的标准形式有标准和或式即最小项表达式和标准或和式即最大项表达式。18.逻辑函数的化简方法有代数法即公式法和图形法及卡诺图法。19.最简和或式是指乘积项数最少，乘积项中的变量个数最少的和或式。20.约束项是不会出现的变量组合，其值总为0.21.约束条件是由约束项加起来构成的逻辑表达式，是一个值恒为0的条件等式。22.按逻辑功能的特点，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。23.用二进制代码表示有关对象的过程叫二进制编码：n为二进制编码器有2n个输入，有n个输出。24.将十进制数的十个数字编成二进制代码的过程叫二—十进制编码，简称为BCD编码。25.在几个信号同时输入时，只对优先级低额最高的进行编码叫优先编码。26.把代码的特定含义“翻译”出来的过程叫码译；n位二进制译码器有n个输入，有2n个输出。，工作时译码器只有一个输出有效。27.两个一位热劲制数相加叫做半加。两个同位的加和来自低位的进位三者相加叫做全加。28.从若干输入数据中选择一路作为输出叫多路选择器。29.组合逻辑电路任意一时刻的输出仅仅取决于该时刻的输入，而和过去的输入无关。30.组合逻辑电路的特点：由逻辑门构成，不含记忆元件。无法馈线。31．竞争：信号经由不同的途径到达某一会合点时间有先有后。32.冒险：由于竞争而引起电路数处发生瞬间错误的现象。33.常用中规模组合逻辑电路：编码器、译码器、数据选择器、比较器和加法器。数字电路基本概念第一章由于模拟信息具有连续性，实用上难于存储、分析和传输，使用二值数值逻辑构成的数字电路或数字系统较易克服这些困难，其实质是利用数字1和0来表示这些信息。1.二值数值逻辑：常用数字0和1来表示数字信号，这里的0和1不是十进制的数字，而是逻辑0和逻辑1。12.正逻辑：1表示高电平，0表示低电平。13.负逻辑：和正逻辑相反。22.为什么计算机或数字系统中通常用二进制数？答：（1）二进制的数字装置简单可靠，所用元件少；二进制只有两个数码0和1，因此，它的每一位数可用任何具有两个不同稳定状态的元件来表示。（2）二进制的基本运算规则简单，运算操作方便。缺点：二进制表示一个数时，位数多；将人们熟悉的十进制数输入计算机时，需要转换成二进制数，运算后，再将二进制数转换成十进制的数显示。23.八进制和十六进制：由于使用二进制数经常是位数很多，不便书写和记忆，因此在数字计算机的资料中常采用十六进制和八进制来表示二进制数。UNIX系统的档案权限使用八进制，十六进制常用于数字技术、微处理器、计算机和数据通信中。24.BCD码：在这种编码中，用4位二进制数来表示十进制数中的0-9十个数码。25.BCD码可分为有权码和无权码两类：有权BCD码有8421码、2421码、5421码，其中8421码是最常用的；无权BCD码有余3码、格雷码等。26.8421BCD码是最基本和最常用的BCD码，它和四位自然二进制码相似，各位的权值为8、4、2、1，故称为有权BCD码。27.逻辑代数，又称布尔代数：逻辑代数是按一定的逻辑规律进行运算的代数，虽然它和普通代数一样也是用字母表示变量，但逻辑代数中的变量（逻辑代数）只有两个值，即0和1，没有中间值，且0和1并不表示数量的大小，而是表示对立的逻辑状态。28.和逻辑：只有当一件事的几个条件全部具备后，这件事才发生。29.或逻辑：当一件事的几个条件只要有一个条件得到满足时，这件事就会发生，30.非逻辑：一件事情的发生是以其相反的条件为依据的。31.真值表：表征逻辑事件输入和输出之间全部可能状态的表格。第二章1.用来接通或断开电路的开关器件应具有两种工作状态：一种是接通（要求其阻抗很小，相当于短路），另一种是断开（要求其阻抗很大，相当于开路）。2.二极管的开关特性表现在正向导通和反向截止这样两种不同状态之间的转换过程。3.和门电路：输入作为条件，输出作为结果，输入和输出量之间能满足和逻辑关系的电路。4.或门电路：输入输出量之间能满足或逻辑关系的电路。5.非门电路：输入输出量之间满足非逻辑关系的电路。6.BJT可以构成反相器，所以可以用来构成非门电路；模拟电路的反相器电压放大器和数字电路中的非门的不同：前者工作在放大区，后者工作在饱和区和截止区；7.利用二极管和BJT构成的和或非三种门电路的缺点：由于输出阻抗比较大，带负载能力差，开关性能也不理想，比较慢。8.TTL逻辑门电路是由若干BJT和电阻构成的，其基本环节是带电阻负载的BJT反相器(非门)。9.BJT反相器的动态性能：BJT开关速度受到限制的原因：由于BJT基区内存储电荷的影响，电荷的存入和消散需要一定的时间。10.TTL采用输入级以提高工作速度，采用推拉式输出级以提高开关速度和带负载能力。11.TTL和非门电路的主要特点：电路的输入端采用了多发射极的BJT。12.三态门：除了具备一般和非门输出电阻较小的高、低电平状态，还具有高输出电阻的第三状态，称为高阻态；既保持了推拉式输出级的优点，又能做线和连接。37.TTL电路TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。CMOS电路MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。它的主要优点是输入阻抗高、功耗低、抗干扰能力强且适合大规模集成。40.CMOS和TTL相比较，它的功耗低，扇出系数大（指带同类门负载），噪声容限大，开关速度和TTL接近。41.抗干扰措施：（1）多余输入端的处理措施：一般不让多余的输入端悬空，以防止干扰信号的引入。（2）去耦合滤波器：滤除较大的脉冲电流或尖峰电流，（3）接地和安装工艺：正确的接地技术可以降低电路噪声；良好的安装工艺可以减少接线电容而导致寄生反馈有可能引起寄生振荡。48.逻辑非门（反相器）电路的主要技术参数为：扇出数、噪声容限、传输延迟时间、功耗、功耗-延迟时间积。第三章1.组合逻辑电路：在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而和先前状态无关的逻辑电路。2.组合逻辑电路的特点：（1）输入输出之间没有反馈延迟通路；（2）电路中不含记忆单元；（3）由逻辑门构成；（4）输出和电路原来状态无关。5.逻辑代数，又称布尔代数：逻辑代数是按一定的逻辑规律进行运算的代数，虽然它和普通代数一样也是用字母表示变量，但逻辑代数中的变量（逻辑代数）只有两个值，即0和1，没有中间值，且0和1并不表示数量的大小，而是表示对立的逻辑状态。6.逻辑函数可用真值表、逻辑表达式、卡诺图和逻辑图四种方式表达。9.半加器：可用于实现两个一位二进制数的相加。10.竞争冒险：由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同，从而导致逻辑电路产生错误输出。11.竞争：信号经过不同路径在不同的时刻到达的现象；由此产生的干扰脉冲的现象叫做冒险。12.分析组合逻辑电路的目的是确定已知电路的逻辑功能，其大致步骤是：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能13.使用逻辑门电路设计组合逻辑电路的步骤是：列出真值表→写出逻辑表达式（或填写卡诺图）→逻辑化简和变换→画出逻辑图第四章1.常用的组合逻辑部件：编码器、译码器、数据选择器、数据分配器、数值比较器、奇偶校验/产生器、加法器、算术/逻辑运算单元2.编码：把二进制码按一定的规律编排，是每组代码具有一特定的含义（代表某个数或控制信号）。3.编码器：具有编码功能的逻辑电路。4.优先编码：允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。5.优先编码器：识别请求信号的优先级别并进行编码的逻辑部件。6.译码：编码的逆过程，将具有特定含义的二进制码进行辨别，并转换成控制信号。7.译码器：具有译码功能的逻辑电路。8.唯一地址译码：将一系列代码转换成和之一一对应的有效信号；常用于计算机中对存储器单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。9.代码变换器：将一种代码转换成另一种代码。10.数据分配器：将一个数据源来的数据根据需要送到多个不同的通道上去，实现数据分配功能的逻辑电路。作用相当于多个输出的单刀多掷开关。11.数据选择器：经过选择，把多个通路的数据传送到唯一的公共数据通道上取。实现数据选择功能的逻辑电路称为数据选择器。作用相当于多个输入的单刀多掷开关。12.数值比较器：对两数进行比较，以判断其大小的逻辑电路。13.半加器：只考虑两个加数本身，而没有考虑低位来的进位，完成这种加法功能的逻辑电路。14.全加器：能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。15.串行进位：任一位的加法运算必须在低一位的运算完成后才能进行。16.超前进位加法逻辑：使每位的进位只由加数和被加数决定，而和低位的进位无关。17.补码=反码+118.反码=（2n—1）—原码第五章1.构成时序逻辑电路的基本单元是触发器。2.触发器：能够存储一位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅和输入有关，而且还和原先的输出状态有关。3.触发器的电路结构分为基本RS触发器、同步RS触发器、主从触发器、边沿触发器、维持阻塞触发器。4.和非门构成的基本RS触发器的功能表RSQ10101011不变00不定R为置0端，S为置1端，和非门构成的基本RS触发器，R、S低电平有效5.或非门构成的基本RS触发器中，R、S高电平有效。6.消除机械开关震动引起的脉冲：运用基本RS触发器；利用基本RS触发器的记忆作用可以消除开关震动所产生的影响。7.同步RS触发器的约束条件：SR=0因为S=1，R=1时，状态不定。8.现态：现在的状态，CP作用之前的触发器状态。9.次态：下一个状态，CP作用之后的触发其状态。10.主从触发器：有两级触发器构成，其中一级接收输入信号，其状态直接由输入信号决定，称为主触发器，还有一级的输入和主触发器的输出连接，其状态由主触发器的状态决定，称为从触发器11.主从RS触发器特点：（1）有两个同步RS触发器即主触发器和从触发器组成，他们受互补时钟信号控制（2）只在时钟脉冲的负跳沿（CP由1变0时刻