PCB layout guide

印刷電路板佈局指導原則技術報告：TR-040電力電子與運動控制實驗室，電磁干擾(electromagneticinference,EMI)的問題也日益增多。當半導體元件速度變得愈快、密度愈高時，雜訊也愈大。對印刷電路板(PCB)設計工程師而言，EMI的問題也日趨重要。忽視EMI佈局的設計工程師，將發現其設計不是在執行時無法與規格一致，就是根本無法動作。藉由適當的印刷電路板佈局技術與配合系統化的設計方法，可預先避免EMI問題的干擾。本文所列舉的電路板佈局指導原則雖非解決EMI問題的萬靈丹，但利用已證實的佈局方法，可有效的降低在以高頻微處理器/數位信號處理器為基礎的數位類比混合信號系統中的EMI干擾。電磁干擾簡介PCB的佈局原則元件的放置接地的佈局/接地雜訊的定義/降低接地雜訊電源線的佈局與解耦/電源線的雜訊耦合/電源線濾波器(powerlinefilter)信號的佈局數位IC的削尖電容(despikingcapacitor)數位電路的雜訊與佈線類比電路的雜訊與佈線PCB佈局降低雜訊的檢查要項2.EMI簡介2.1雜訊的定義雜訊係指除了所需的信號以外而出現在電路內的任何電氣訊號[MotchenbacherandFitchen,1973]，此定義並不包含內部的失真訊號－一種非線性的附屬品。所有電子系統都或多或少有些雜訊，但只有當雜訊影響到系統的正常執行時才會發生問題。雜訊的來源可被歸類成三種不同的典型：人為的雜訊源一數位電子、無線電傳輸、馬達、開關、繼電器等等。天然的干擾一太陽黑子及閃電。純質的雜訊源一從實際系統產生的相關隨機擾動，諸如熱雜訊和凸波雜訊。我們應當瞭解，雜訊是不可能完全被去除的，但是經由適當的接地(grounding)、屏避(shielding)與濾波(filtering)，則可將其干擾儘量降低。對於一個良好的電路設計，預防勝於發生問題後的電路修改。在電路板的佈局即開始做好雜訊防治的工作，是建構高可靠度低雜訊電子系統的首要工作。2.2EMI的起源EMI的來源包括微處理器、開關電路、靜電放電、發射器、暫態電源元件、電源以及閃電。在一個微處理器為基礎的電路板內，數位時序電路通常是寬頻帶雜訊的最大產生者，這所謂的寬頻帶即指分佈於整個頻譜的雜訊。隨著快速半導體以及更快的邊緣變化率的增加，這些電路可能產生高達300MHz的諧波干擾，這些高頻諧波應予以遮蔽或濾除。2.3EMI傳輸瞭解雜訊如何傳輸有助於辨識電路內部的電磁干擾問題。雜訊的發生必需要有來源(source)、耦合路徑(couplingpath)以及易感染的接收器(susceptiblereceptor)[Ott,1988]，這三者必需一起出現才會有EMI問題的存在，圖1說明EMI如何以耦合方式進入一個系統。因此，若是三者之一被排除於系統之外或被減少，干擾才會消失或降低。圖1是以馬達控制為例的EMI說明，其中功率級至馬達的線圈電流是產生EMI的來源，控制器的低階訊號(數位或類比信號)是易受干擾的接收器，耦合路徑則可能是經由傳導方式(經由電源或地線)或輻射方式。圖1.EMI的雜訊源、傳導路徑與接收器圖2.以馬達控制為例的EMI傳導路徑2.4耦合路徑雜訊會耦合到電路內的較明顯方式之一是透過電導體(傳導方式)。假如訊號線經過一個充滿雜訊的環境，訊號線將受感應拾取雜訊信號並傳至電路的其它部分，例如電源供應器的雜訊就會經由電源線而耦合至電路，如圖3所示。圖3.傳導耦合雜訊耦合也會因電路中具有或使用共同阻抗(commonimpedance)而產生。圖4(a)的兩個子電路因為有著共同的接地阻抗，因此會彼此影響。另外一種狀況則發生在兩個子電路共同使用同一個電源供應器，圖4(b)即為此種狀況。若是電路(一)突然產生較大的電流，則電路(二)的供應電壓將會因共用電源線間的共同阻抗與內阻而降低。從電路(二)流出之數位迥路電流會在共用之迴路阻抗產生高頻數位雜訊，此雜訊在電路(一)的迴路產生接地跳動，不穩定的接地會嚴重衰減低頻類比電路的訊號雜訊比，像是運算放大器和類比數位轉換器等等。這種藕合效應可藉由降低共同阻抗而減弱(加寬電源線的拉線寬度)，但內阻來自電源供應器則無法改變。此種狀況，在接地迴路的導線也有相同的效應，由此可知電源供應器的輸出阻抗(outputimpedance)也會影響電路對雜訊的抵抗能力。圖4.經由共同組抗而耦合的雜訊雜訊的耦合也可經由電磁輻射的方式發生，此種狀況會發生在所有具有共同輻射電磁場的電子電路。電流改變就產生電磁波，這些電磁波會耦合到附近的導體並影響電路中的其他信號，如圖5所示。圖5.經由電磁輻射耦合的雜訊2.5接收器(receptor)基本上所有的電子電路都會發射EMI同時又受到EMI的干擾，因此電子裝置的設計，應該既不受外在EMI干擾源的影響，本身也不應成為EMI的干擾源，此一設計理念即為電磁相容性(electromagneticcompatibility,EMC)。大多數電子設備的EMI是藉由傳導性方式接收，少數則來自無線電頻率之輻射接收。在數位電路中，最臨限(mostcritical)的信號通常最易受到EMI的干擾，例如重置、中斷以及控制線路信號。在類比電路中，類比低階放大器、信號轉換器、補償電路等，則對雜訊干擾最為敏感。2.6解決EMC的系統設計電子設備的電磁相容性(EMC)應被視為系統規格來預先考慮而非事後補救。一個電子設備如果它與環境不會相互影響，即具備電氣相容性。如果設計工程師未能在設計初期及慎重考慮此一問題，那麼雖然因忽略EMI的設計而縮短了設計時間，並且完成功能測試而量產，然而在產品上市之後，不明的EMI干擾現象就非預期地出現了。這種產品危機的解決方法通常會受到相當的挫折，增加不必要的虛耗及產品後續改善時間的延長，這都浪費時間、金錢與耐性，其結果常導致產品的失敗。EMC應該如同其他被確認的系統規格一樣納入系統的裡設計規格，事實上有些機構，像是美國聯邦通訊委員會(FCC)、軍方及國際性機構都為一般電腦設備設立標準，設計者應根據這些規格事先納入考慮，並設計產品原型加以測試。因此，EMC在系統設計時應優先考慮，而非在問題發生後才加東拼西湊的加以補救，EMC的系統設計應成為一種符合經濟效益的設計觀念。電磁干擾的防治雖然有很多方法，但主要可歸納為兩種不同的型式：降低電磁干擾的散佈與提高增電磁干擾的免疫能力。經由適當的系統設計可以抑制電磁干擾的散佈；如果問題仍然持續，就得研究不同方式的遮蔽去包住發射體。電路對雜訊的敏感性可藉由電路設計的加強以及使用遮蔽物來降低電路對電磁干擾敏感性。以下有關PCB佈局技術的討論著重於以PCB的佈線原則來降低發射體雜訊的強度與提昇電路對雜訊的免疫能力。3.PCB的佈局原則3.1元件的放置PCB佈局之前應先注意將元件放置(placement)在適當的位置，一方面需考慮電路板外部接線端子的位置，另一方面也需考慮不同性質的電路應予以適當的區隔。低階類比、高速數位以及雜訊電路(繼電器、高電流開關等等)應加以分隔以降低子系統間的耦合。當放置元件時，應同時考慮子系統電路間的內部電路繞線，特別是時序及震盪電路。為了去除EMI的潛在問題，應該系統化的檢查元件放置與線路佈局，返覆檢視及修正佈線一直到確定所有的EMI風險降低到最低為止，簡而言之，事先的防範是將低EMI干擾問題的首要原則。圖6說明不同性質電路的區隔概念。圖6.將PCB上不同性質的電路予以隔離3.2接地的佈局一個電子設備的設計關鍵即在於具有強韌的與可靠的電源系統，而接地佈局尤為其中關鍵。事實上，接地可視為所有好的PCB設計的基礎。大部分的EMI問題皆可藉由良好的接地來解決。3.3接地雜訊的定義降低地線雜訊對系統影響的關鍵在於瞭解產生接地雜訊的機制。接地雜訊的主要關鍵在於所有的地線都有些微的阻抗，對所有的電路而言，電流都必須流經地線，那些有限的接地阻抗電就會在地線上產生壓降，這些壓降則會耦合到相關的電路而形成雜訊。由於傳輸線具有電感性(雜散電感)，因此線上的瞬間突波電流(surgecurrent)，將引發極大的脈衝電壓。電感的端電壓與其流過之電流有下列關係：高頻率數位系統當電晶體開關時曾產生突波電流；類比系統則在負載電流改變時產生瞬間的電流變化。舉例來說，一個閘在ON而載有4mA的電流時，突然開關切到OFF且現在載有0.6mA的電流，假設開關時間為4msec，載有450mH的電感信號的導體，此時所產生的電壓突波為：如同稍早提到的，較快速的系統產生較快的上升時間；假設在一個產品生命週期中的下一個設計具更快速的時鐘頻率，如果新邏輯的上升時間是舊的兩倍，則新設計的雜訊也是舊的二倍強度。大部分的數位系統較類比系統具有更高的雜訊免疫力。接地系統的低階雜訊會嚴重的影響類比系統低階訊號放大器的訊號品質，雜訊也會因共同阻抗而耦合到其它相關電路，圖7說明在共同阻抗情況下的信號耦合傳導方式。圖7.共同阻抗耦合圖7中兩個信號匯合端的電壓分別產生自類比與數位的子電路系統，由於共同阻抗Z3使得兩者彼此分享產生的雜訊，在系統接地點和匯合點之間，將產生一個偏移(offset)。在數位系統中，此偏移將成為是動態的雜訊，且會影響到類比電路低階訊號的高頻響應。3.4降低接地雜訊一個設計良好的接地系統其優點是課在不增加元件成本的前提下提高係同的電磁相容性。一個良好的接地系統的基本目標是降低流過接地阻抗的電流所產生的雜訊電壓。因此，設計接地系統時，一個基本的問題是，電流如何在系統中流動?靜音和雜訊的接地迴路是否混雜在一起？根據系統使用的電路類型與工作頻率，設計具有低阻抗路的接地迴路。大部分以為處理器為主的系統都含有高頻數位邏輯與低階類比電路，有些系統甚至具有易產生雜訊的繼電器和高電流開關。如同前面所提到的，這些電路應該予以區隔且接地迴路不能混雜一起，相似的電路應該放置在一起。高速數位電路必須對所有的迴路提供低阻抗的線路；設計接地系統要儘可能包含很多的平行接地線路，這會減少接地迴路的電感。此概念推至極至，即形成接地平面；雖然接地平面能最有效的降低接地雜訊，但多層PCB將提高成本，因此必須整體考量，決定採行的方式。如果接地平面不夠經濟，那就使用單點接地。單點或星狀接地連結所有接地繞線到終端接地點，此法可降低系統間的共同阻抗。雖然由於空間的限制，使得此法在實際佈線時可能造成困難，但降低共同阻抗則是設計的基本原則。導體電感與其直徑或寬度成反比但正比於其長度。減少電感要儘可能使用短和寬的繞線，以45度的繞線取代90度以減少傳輸反射。我們應當記住電流最後終會流回源端，在某些電路板佈局中，不適當的電路佈局會形成一個種對電磁輻射極為敏感的大迴路，並將雜訊耦合到接地系統中。一般規則是儘可能減少接地迴路(groundloop)的尺寸，圖8為二層PCB單點接地系統的例子。圖9是一個具有三種不同接地系統的印刷電路板地線佈線配置，其中包含了較易產生雜訊的電路(onboardswitchingpowersupply,relay,basedrive,high-currentswitchingdevices)、低階類比訊號處理電路(A/D,D/A,analogfilter)、高頻數位電路(MCU,DSP,memory)，這三種不同性質電路的地線，應當分別拉線、彼此隔離，再以單點方式予以連接。圖8.單點接地的電源系統圖9.一個具有三種不同接地系統的印刷電路板地線佈線配置圖10.印刷電路板的網狀地線配置3.5電源線的佈局與解耦PCB的地線佈局完成之後，接下來就是電源線的佈局。若空間許可，電源線應與地線平行，但從實際觀點而言，此點未必可行。電源線的雜訊通常可藉由適當的電源濾波電容與解耦電容將之濾除，網狀的地線(或接地平面)較網狀的電源線更為重要，因此佈局時，應優先考慮地線的佈局，其次再考慮電源線的佈局。以下說明一些電源線雜訊抑制的方法[Ott,1988,pp.286-292]。圖11.電源線的瞬間突波電流(a)未加(b)加