CPLD第1章

1数字系统设计与CPLD应用1.1PLD和EDA技术发展概况1.2可编程逻辑器件(PLD)的分类第1章可编程逻辑器件(PLD)的基本原理1.3阵列型可编程逻辑器件1.4现场可编程门阵列（FPGA）2数字系统设计与CPLD应用1.1.1PLD的发展概况从20世纪60年代起，数字集成电路(IC)经历了以下发展历程：SSI－SmallScaleIntegration；MSI－MediumScaleIntegration；LSI－LargeScaleIntegration；VLSI－VeryLargeScaleIntegration.SSIMSILSIVLSI§1.1PLD和EDA技术发展概况3数字系统设计与CPLD应用集成电路技术的发展大大促进了电子设计自动化(EDA)技术的进步，由于新的EDA工具不断出现，使设计者可以直接设计出系统所需要的专用集成电路(ASIC)，从而给电子系统设计带来了革命性的变化。先进的EDA技术使传统的“自下而上”的设计方法，变为一种新的“自顶向下”的设计方法，设计者可以利用计算机对系统进行方案设计和功能划分，系统的关键电路可以采用一片或几片专用集成电路(ASIC)来实现，因而使系统的体积、重量减小，功耗降低，而且具有高性能、高可靠性和保密性好等优点。4数字系统设计与CPLD应用专用集成电路(ASIC—ApplicationSpecificIntegratedCircuit)是指专门为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI电路，它可以将某些专用电路或若干个电子系统设计在一个芯片上，构成单片集成系统。ASIC可分为数字ASIC和模拟ASIC，数字ASIC又分为全定制和半定制两种。5数字系统设计与CPLD应用专用集成电路(ASIC)的类别：专用集成电路(ASIC)半定制ASIC全定制ASIC标准单元(StandardCell)PLD:ProgrammableLogicDevice门阵列(GateArray)6数字系统设计与CPLD应用全定制ASIC芯片的各层(掩膜)都是按特定电路功能专门制造的。设计人员从晶体管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优性能，但其设计制作费用高，周期长，因此只适用于批量较大的产品。半定制ASIC芯片是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期和提高芯片成品率。7数字系统设计与CPLD应用门阵列(GateArray)是一种预先制造好的硅阵列(称母片)，内部包括几种基本逻辑门、触发器等，芯片中留有一定的连线区。用户根据所需要的功能设计电路，确定连线方式，然后再交生产厂家布线。标准单元(StandardCell)是厂家将预先配置好、经过测试，具有一定功能的逻辑块作为标准单元存储在数据库中，设计人员在电路设计完成之后，利用CAD工具在版图一级完成与电路一一对应的最终设计。和门阵列相比，标准单元设计灵活、功能强，但设计和制造周期较长，开发费用也比较高。8数字系统设计与CPLD应用PLD是厂家作为一种通用型器件生产的半定制电路，用户可以通过对器件编程使之实现所需要的逻辑功能。PLD是用户可配置的逻辑器件，它的成本比较低，使用灵活，设计周期短，而且可靠性高，承担风险小，因而很快得到普遍应用，同时它的芯片技术发展的也非常迅速。9数字系统设计与CPLD应用PLD的发展历程：PROMEPLDPLAPALGALCPLD20世纪80年代初20世纪70年代末20世纪70年代中20世纪70年代初20世纪80年代中20世纪80年代末PROM——ProgrammableReadOnlyMemoryPLA——ProgrammableLogicArrayPAL——ProgrammableArrayLogicGAL——GenericArrayLogicEPLD——ErasableProgrammableLogicDeviceCPLD——ComplexProgrammableLogicDeviceEPROME2PROM10数字系统设计与CPLD应用目前世界各著名半导体器件公司，如Xilinx、Altera、Lattice、AMD和Atmel等公司，均可提供不同类型的CPLD、FPGA产品，众多公司的竞争促进了可编程集成电路技术的提高，使其性能不断完善，产品日益丰富。可以预计，可编程逻辑器件将在结构、密度、功能、速度和性能等各方面得到进一步发展，并在现代电子系统设计中得到更广泛的应用。11数字系统设计与CPLD应用PLD是实现电子设计自动化的硬件基础：基于芯片的设计方法可编程器件芯片设计电路板的设计电子系统传统电子系统设计方法固定功能元件电路板的设计电子系统EDA是“基于芯片的设计方法”：传统的数字系统设计方法是“固定功能集成块+连线”，见图。当然，仅有硬件还不够，还要有EDA软件。本章只介绍硬件。12数字系统设计与CPLD应用1.1.2EDA技术发展概况电子设计自动化(EDA—ElectronicsDesignAutomation)技术伴随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计(ComputerAssistDesign,简称CAD)、计算机辅助工程设计(ComputerAssistEngineeringDesign,简称CAE)和电子设计自动化(EDA—ElectronicsDesignAutomation,简称EDA)三个阶段。13数字系统设计与CPLD应用1.CAD阶段(20世纪60年代中期～20世纪80年代初期)这个阶段分别研制了一些单独的软件工具，主要有PCB(PrintedCircuitBoard)布线设计、电路模拟、逻辑模拟及版图的绘制等，从而可以利用计算机将设计人员从大量繁琐、重复的计算和绘图工作中解脱出来。例如，目前常用的PCB布线软件TANGO、Protel以及用于电路模拟的SPICE软件和后来产品化的IC版图编辑与设计规则检查系统等软件，都是这个时期的产品。14数字系统设计与CPLD应用2.CAE阶段(20世纪80年代初期～20世纪90年代初期)这个阶段在集成电路与电子系统设计方法学以及设计工具集成化方面取得了许多成果。各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种单元库均已齐全。由于采用了统一数据管理技术，因而能够将各个工具集成为一个CAE(ComputerAidedEngineering)系统。多数CAE系统中还集成了PCB自动布局布线软件以及热特性、噪声、可靠性等分析软件，进而可以实现电子系统设计自动化。这个阶段典型的CAE系统有MentorGraphics、ValidDaisy等公司的产品。15数字系统设计与CPLD应用3.EDA阶段(20世纪90年代以来)20世纪90年代以来，微电子技术以惊人的速度发展，其工艺水平已达到深亚微米级，在一个芯片上可集成数百万乃至上千万只晶体管，工作速度可达到Gb／s，这为制造出规模更大、速度和信息容量很高的芯片系统提供了基础条件。同时也对EDA系统提出了更高的要求，并大大促进了EDA技术的发展。20世纪90年代以后，主要出现了高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，它不仅极大大地提高了系统的设计效率，而且使设计者摆脱了大量的辅助性工作，将精力集中于创造性的方案与概念的构思上。16数字系统设计与CPLD应用§1.2可编程逻辑器件(PLD)的分类LDPLD－LowDensityPLD(低密度可编程逻辑器件）HDPLD－HighDensityPLD(高密度可编程逻辑器件）1.2.1按集成密度分类可编程逻辑器件PLDLDPLD（低密度PLD）HDPLD（高密度PLD）EPLDFPGACPLDPROMFPLAPALGAL17数字系统设计与CPLD应用LDPLD主要指早期发展起来的PLD，它包括PROM、PLA、PAL和GAL四种，其集成密度一般小于700门／片。这里的门是指PLD等效门。HDPLD包括EPLD、CPLD和FPGA三种，其集成密度大于700门／片。随着集成工艺的发展，HDPLD的集成密度不断增加，性能不断提高。如Altera公司的EPM9560，其密度为12000门／片，Lattice公司的pLSI/ispLSl3320为14000门／片，AMD公司的M5—512为20000门／片，Xilinx公司的XC4020为20000门／片，等等。目前集成度最高的HDPLD可达25万门／片。18数字系统设计与CPLD应用1.2.2按编程方式分类一次性编程PLD(包括Fuse元件、Antifuse元件）可多次编程PLD（包括EPROM、EEPROM和SRAM元件）PLD(按编程方式分类)Fuse元件——熔丝元件；Antifuse元件——反熔丝元件；EPROM——ErasableProgrammableReadOnlyMemory；E2PROM——ElectricallyErasableProgrammableReadOnlyMemory；SRAM——StaticRandomAccessMemory.19数字系统设计与CPLD应用图1.1熔丝元件原理图(1)熔丝元件三极管1.熔丝元件编程原理20数字系统设计与CPLD应用图1.2熔丝元件原理图(2)熔丝元件三极管的be结相当于接在字线与位线之间的二极管21数字系统设计与CPLD应用22数字系统设计与CPLD应用熔丝型可编程逻辑器件属于一次性编程(OneTimeProgrammable，简称OTP)器件，即OTP器件只允许对器件编程一次，编程后不能修改，其优点是集成度高、工作频率和可靠性高、抗干扰性强。它的主要缺点是熔丝烧断后不能恢复，因此只能一次性编程，不能重复编程和修改。编程时，如果需要在某处存放信息“0”，则只要按地址提供一定的脉冲电流，将该处熔丝烧断即可。而未熔断熔丝的地方即表示存放了信息“1”。23数字系统设计与CPLD应用图1.3反熔丝元件结构示意图2.反熔丝元件编程原理24数字系统设计与CPLD应用反熔丝型可编程逻辑器件也属于一次性编程器件。图1.3中在两层导体中间有一层很薄的绝缘层将两层导体隔开，未编程时两导体之间是不通的。如欲将某个节点接通，则用高压将绝缘层永久性击穿，使之导通，达到写“1”的目的。因这种编程方式不是将熔丝烧断，而是将其熔连，故称其为反熔丝。25数字系统设计与CPLD应用3.EPROM浮栅管编程原理(a)EPROM浮栅管的结构、符号(b)EPROM外形图1.4EPROM浮栅管的结构、符号及外形26数字系统设计与CPLD应用EPROM的存储单元采用浮栅雪崩注入MOS管(FAMOS管)或叠栅注入MOS管(SIMOS管)。图1.4(a)是浮栅雪崩注入MOS管示意图，它是一个P沟道增强型MOS管，但栅极完全被Si02隔离，处于浮置状态，因此称“浮置栅”。浮栅上原本不带电，因此漏源之间没有导电沟道，浮栅管完全呈截止状态。当漏源之间加上很高的负电压(通常为－45V左右)时，则可使漏极与衬底之间的PN结发生雪崩击穿，耗尽区内的电子在强电场作用下以高速从漏极的P+区向外射出，使部分电子穿过Si02层到达浮栅，形成浮栅存储电荷。漏源间负高压去掉后，由于浮栅上的电荷没有放电通路，所以能长期保存下来，并在漏源之间建立导电沟道，FAMOS管导通，因而达到编程目的。27数字系统设计与CPLD应用擦除EPROM的方法是将器件放在紫外光处照射(10～20分钟)，浮栅中的电子获得足够能量穿过Si02层回到衬底中，FAMOS管又恢复到截止状态，从而将编程信息全部擦去。采用EPROM编程的器件主要有EPLD和CPLD部分产品。UVEPROM编程器件克服了一次性编程器件的缺陷，但也有不足之处，主要是擦除要有专门的装置，且擦除时间较长。*FAMOS－FloatinggateAvalancheInjetionMOSUVEPRO－Ultra-VioletErasableProgrammableROM28数字系统设计与CPLD应用电擦除、电可编程的E2PROM编程器件也