ch51半导体存储器和PLD

5.1.1只读存储器（ROM）5.1.2静态随机存储器（SRAM）5.1.3动态随机存储器（DRAM）5.1半导体存储器半导体存储器随机存储器（RAM）静态RAM（StaticRAM）动态RAM（DynamicRAM）只读存储器(ROM)掩膜ROM（MaskROM）可编程ROM（PROM）可擦可编程ROM（EPROM）半导体存储器的分类5.1.1只读存储器（ROM）基本结构：地址译码器、存储矩阵、输出缓冲器地址译码器地址输入存储矩阵输出缓冲器数据输出三态控制存储单元：可以存放1位二进制数的单元电路字单元：存储单元的组合，具有唯一的地址5.1.1只读存储器（ROM）1.掩膜ROM（1）地址译码器Y＆BABY=ABVCCRAW0=A1A011A1A0VCCW0W1W2W3二输入与门5.1.1只读存储器（ROM）地址译码器真值表地址译码器的等效电路A1A0W0W1W2W3001000010100100010110001地址译码器的函数表达式013012011010AAWAAWAAWAAW，，，11&&&&W0W1W2W3A1A05.1.1只读存储器（ROM）（2）存储矩阵和输出缓冲电路A1A0D3D2D1D0000011010111101001111111交叉点处接有二极管时相当于存1，没接二极管时相当于存0。ROM中存放的数据W0W1W2W3ENENENEND3D2D1D0EN存储矩阵输出缓冲器5.1.1只读存储器（ROM）存储矩阵结构2.PROM0010D3D2D1D0ENVDDW0W1W2W3ENENENEN1111熔丝5.1.1只读存储器（ROM）（1）UVEPROM（Ultra-violeterasablePROM）5.1.1只读存储器（ROM）（2）E2PROM（3）FlashMemory3.EPROM存储单元的结构（1）UVEPROM（Ultra-violeterasablePROM）SIMOS字线位线GcGfNNP型衬底SDSiO2GfGcSIMOS管浮置栅无电荷，管子导通，相当于存1浮置栅有电荷，管子截止，相当于存05.1.1只读存储器（ROM）1234VPPA12A75678A6A5A4A39101112A2A1A0O01314O1O2GND1516282726252423222120191817VCCNCA8A9A11O5O4O3A10O7O6CEOEPGM用于接受紫外线照射的窗口控制栅浮置栅DSSIMOS管DS5.1.1只读存储器（ROM）（2）E2PROMGc字线位线T1T2NNP型衬底SDSiO2GfGc隧道区隧道MOS管5.1.1只读存储器（ROM）（3）FlashMemoryNNP型衬底SDSiO2GfGc隧道区叠栅MOS管字线位线T2DSGc5.1.1只读存储器（ROM）5.1.1只读存储器（ROM）类型存储单元相同点写0擦除UVEPROMSIMOS管浮栅中无负电荷，存储在控制栅加高电压紫外线照射E2PROM隧道MOS管单元相当于存1，有负电在控制栅加高电压控制栅接地，漏极加一正电压FlashMemory叠栅MOS管荷相当于存0在控制栅加高电压控制栅接地，源极加一正电压（1）地址译码器（2）存储矩阵（3）读写控制电路5.1.2静态随机存储器1.SRAM的结构和工作原理地址译码器地址输入存储矩阵读写控制电路数据输入/输出读使能信号写使能信号片选信号OEWECE（1）地址译码器地址译码器字单元0字单元1字单元31A0A1A2A3A4W0W1W31缺点：当存储器的存储容量很大时，地址译码器输出的字线将会非常多，译码器的电路结构也变得十分复杂，5.1.2静态随机存储器x0x1行译码器1列译码器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=9925.1.2静态随机存储器（2）读写控制电路存储矩阵10010当CE=0，OE=0时，进行读操作；当CE=0，WE=0时，进行写操作；DDEN1EN1&CE&OEWEENI/OG1G2G3G4G5读写控制电路DDEN1EN1&CE&OEWEENI/OG1G2G3G4G5读写控制电路010015.1.2静态随机存储器2.SRAM静态存储单元VT1、VT2、VT3及VT4构成SR锁存器T5及T6是行选管VT1VT2VT4VT3VT5VDDVT6xiBB5.1.2静态随机存储器4管动态存储单元VT1VT2VT3VT4xiBBC2C1字线位线C单管动态存储单元1.动态存储单元5.1.3动态随机存储器2.DRAM的基本结构刷新控制及定时刷新计数器行地址寄存器列地址寄存器列译码行译码数据选择器存储矩阵输入/输出缓冲器及灵敏放大器数据输入/输出I/O行地址选通地址A列地址选通读/写输出使能RASCASWEOE5.1.3动态随机存储器5.1.4存储器容量的扩展1.位扩展O0O1CEOE27648KB×8O2O3O4O5O6O7A0A12O0O1CEOE27648KB×8O2O3O4O5O6O7A0A12D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15CEOEA0A122.字扩展CEOE2764A0~A12O0~O12CEOE2764A0~A12O0~O12CEOE2764A0~A12O0~O12A0A1A2E1E2E3Y0Y1Y7A13+5VA14A15A0~A12OED0~D7131313888813U1U0U75.1.4存储器容量的扩展小结在只读存储器（ROM）中，介绍了掩膜ROM、PROM、EPROM等不同类型ROM的工作原理和特点。在随机存储器（RAM）中，介绍了静态随机存储器（SRAM）和动态随机存储器（DRAM）的工作原理和特点。本章的重点和难点：存储器扩展存储容量的方法、用存储器设计组合逻辑电路的概念。5.2.1概述5.2可编程逻辑器件5.2.2简单可编程逻辑器件SPLD5.2.3复杂可编程逻辑器件CPLD5.2.4现场可编程门阵列FPGA可编程逻辑器件PLDPROMPLAPALGAL复杂可编程逻辑器件FPGACPLD现场可编程门阵列简单可编程逻辑器件SPLD可编程只读存储器可编程逻辑阵列可编程阵列逻辑通用阵列逻辑1.可编程逻辑器件的分类5.2.1概述任何组合逻辑电路都可表示为与—或表达式：2.可编程逻辑器件的基本结构任何时序逻辑电路都可组合逻辑电路和触发器组成。输入电路与或阵列可编程触发器输出电路输入反馈输入信号输出5.2.1概述3.与—或阵列的两种物理实现形式用实际的与—或电路实现由查找表（LUT）实现≥1&YABCDFRAM116）（LUT查找表（LookUpTable）实际上是用静态存储器（SRAM）构成函数发生器。5.2.1概述【例1】用4变量LUT实现如图5.2-4所示的组合逻辑电路。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111A3A2A1F16×1RAM（LUT）≥1&ABCDFA0&将真值表的输出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存储单元.5.2.1概述ABC0Y1Y2Y&≥11.可编程只读存储器PROM特点：与阵列固定、或阵列可编程与阵列最小项或阵列最小项的和项5.2.1简单可编程逻辑器件PLD的逻辑符号特殊表示方法PLD简化表示法等效电路互补输入与阵列≥11A或阵列A&&≥1AAAAABCDABCDABCDFAFFF5.2.1简单可编程逻辑器件例：用PROM实现以下逻辑函数：CABABCCBAYCBACBAABCYCBACBAABCY210对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费CBACBACBACBACBA&≥1ABCY0Y1Y25.2.1简单可编程逻辑器件例用ROM实现一个2位二进制加法器。S0S1S2D0D1D2A0A1A2A3X1X0Y1Y016×3ROM真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存入ROM的16个字单元即可。5.2.1简单可编程逻辑器件2.可编程逻辑阵列PLA（ProgrammableLogicArray）特点：与阵列、或阵列均可编程&≥1ABCY0Y1Y2AND阵列OR阵列n条输入线m条输入线k条字线5.2.1简单可编程逻辑器件CABABCCBAYCBACBAABCYCBACBAABCBAABCY210例：用PLA实现逻辑函数CBACBACBACBACBA&≥1ABCY0Y1Y2ABC可编程连接&&&&&P1P2P3P4P5≥1Y0≥1Y1≥1Y25.2.1简单可编程逻辑器件3.可编程阵列逻辑PAL（ProgrammableArrayLogic）PAL的与阵列可编程，或阵列是固定的。≥1&YCBA5.2.1简单可编程逻辑器件例用PAL实现1位全加器。ABCICIBACIBACIBASACIBCIABCO≥1&SCIBA≥1&CO5.2.1简单可编程逻辑器件≥1=1I/OABS&65410,,mmmmmCBAF732,,mmmCBAF带异或门的PAL结构m2m3m7F(A,B,C)F(A,B,C)=105.2.1简单可编程逻辑器件当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用；当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。≥1=1I/OABS&EN5.2.1简单可编程逻辑器件寄存器型输出结构PAL适合于实现计数器、移位寄存器等时序逻辑电路≥1&CLK1DC1OEI/O5.2.1简单可编程逻辑器件阵列容量较小，片内触发器资源不足,不能适用于规模较大的数字电路。输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。存在的问题5.2.1简单可编程逻辑器件CPLD是由简单可编程逻辑器件发展起来的,其主体结构仍是与或阵列。自从90年代初Lattice公司高性能的具有在系统可编程ISP(InSystemProgrammable)功能的CPLD以来，CPLD获得了迅速发展。Altera公司MAX7000S系列，MAX3000A系列，MAXII系列。5.2.2复杂可编程逻辑器件CPLDMAX3000A系列CPLD特点基于E2PROM工艺，3.3V供电；支持在系统编程（InSystemProgrammable，ISP）技术；多电压I/O接口，可以与3.3V和5V器件接。特性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用门60012502500500010000宏单元3264128256512逻辑阵列块2481632最多I/O引脚346898161208fCNT（MHz）227.3222.2192.3126.6116.35.2.2复杂可编程逻辑器件CPLDCPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控制块等几部分构成。5.2.2复杂可编程逻辑器件CPLDI/O控制块LABA2~16I/O宏单元1~162~166~1036162~16可编程内连阵列INPUT/GCLK1INPUT/OE/GCLK2INPUT/OE1INPUT/GCLRn6~10根输出使能信号I/O控制块LABC2~16I/O宏单元33~482~166~1036162~16I/O控制块LABB2~16I/O宏单元17~322~166~1036162~166~10根输出使能信号I/O控制块LABD2~16I/O宏单元49~6