EDA技术实用教程课件第一章可编程逻辑器件简介

第1章可编程逻辑器件简介1.1可编程逻辑器件（PLD)的分类可编程逻辑器件PROMPLAPALGALEPLDCPLDFPGA低密度1000门高密度1000门逻辑符号说明(a)FA(b)1FA(a)(b)&FABFAB(a)(b)FAB≥1FAB或门与门非门FBFA(a)FAABB1＋FBFA(b)FAABB异或门；同或门基本门电路的PLD图PLD输入缓冲器ABC010110BCAABCDD传统表示法PLD表示法ABC输入项积项图与门表示法硬连线断开连接图PLD连接法可编程连线1.2可编程逻辑器件发展1.2.1可编程只读存储器PROM掩模ROM地址译码器A0A1输出缓冲级三态控制D3D2D1D0RRRRW0W1W2W3字线位线ROM的数据表地址译码器A0A1输出缓冲级三态控制D3D2D1D0RRRRW0W1W2W30011W0W1W2W3D3D2D1D0VDD基于三级管的一次性可编程PROM单元字线WiUCC熔丝位线Di字线Wi熔丝位线DiEPROM用编程器烧录可擦除的PROM可擦除的可编程只读只读存储器（EPROM)高电压编程，紫外线擦除电可擦除的可编程只读只读存储器（E2PROM)高电压编程，擦除快闪存储器FLASHMEMORY高密度、大容量、低成本、使用方便（10年、100000次）①EPROM的存储单元采用浮栅雪崩注入MOS管(FAMOS管)或叠栅注入MOS管(SIMOS)。图是SIMOS管的结构示意图和符号，它是一个N沟道增强型的MOS管，有Gf和Gc两个栅极。Gf栅没有引出线，而是被包围在二氧化硅(SiO2)中，称之为浮栅，Gc为控制栅，它有引出线。若在漏极D端加上约几十伏的脉冲电压，使得沟道中的电场足够强，则会造成雪崩，产生很多高能量的电子。此时若在Gc上加高压正脉冲，形成方向与沟道垂直的电场，便可以使沟道中的电子穿过氧化层面注入到Gf，于是Gf栅上积累了负电荷。由于Gf栅周围都是绝缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮栅之后，就能保存相当长时间(通常浮栅上的电荷10年才损失30%)。图SIMOS管的结构和符号DSGcGfSiO2N＋N＋PDSGfGc浮栅控制栅几十伏高压脉冲②E2PROM的存储单元如图所示，图中称为浮栅隧道氧化层MOS管(Flotox)，其结构如图9-10所示。Flotox管的浮栅与漏极区(N+)之间有一小块面积极薄的二氧化硅绝缘层(厚度在2×10-8m以下)的区域，称为隧道区。当隧道区的电场强度大到一定程度(＞107V/cm)时，漏区和浮栅之间出现导电隧道，电子可以双向通过，形成电流。这种现象称为隧道效应。图Flotox管的结构和符号DSGcGfN＋N＋P隧道区DGfGcS图E2PROM的存储单元D1S1V1V2Gc位线（（Wi(字线)Di③快闪存储器(FlashMemory)是新一代电信号擦除的可编程ROM。它既吸收了EPROM结构简单、编程可靠的优点，又保留了E2PROM用隧道效应擦除快捷的特性，而且集成图是快闪存储器采用的叠栅MOS管示意图。其结构与EPROM中的SIMOS管相似，两者区别在于浮栅与衬底间氧化层的厚度不同。在EPROM中氧化层的厚度一般为30~40nm，在快闪存储器中仅为10~15nm,而且浮栅和源区重叠的部分是源区的横向扩散形成的，面积极小,因而浮栅-源区之间的电容很小，当Gc和S之间加电压时，大部分电压将降在浮栅-源区之间的电容上。快闪存储器的存储单元就是用这样一只单管组成的，如图所示。图(a)叠栅MOS管；(b)存储单元DSGcGfN＋N＋P隧道区DGcSGc位线字线DSWiUSSDi(a)(b)PROM用于组合逻辑电路DAAA2A3PROMA1A0A2A3D组合逻辑电路PROM电路10输入A{3:0]输出D00000000100010000110010000101001100011101000110011101011011111001110111110111111真值表QQCPC11DAA1D0D3D2D1输出1输出2输出3PROM构成时序逻辑A20次态现态PROM的逻辑阵列结构A1A0A1A0A1A0F1F0固定的与阵列和可编程的或阵列11000110PROM实现半加器A1A0A1A0A1A0F1F010101010AACAAAAAASCSA1A0A1A0A1A0F1F0PROM的缺点速度慢需要不同的工艺，不易集成输入端的增加引起存储容量增加，按２的幂递增1.2.2可编程逻辑阵列PLA与阵列或阵列······X1Xn·W1Wl···与阵列或阵列均可编程A1A0A1A0A1A0F1F0与阵列或阵列······X1Xn触发器······Z1ZmW1WlQkQ1······时序型PLA结构图PLA优缺点：对于多输入、多输出的函数，逻辑化简难运行速度下降了1.2.３可编程阵列逻辑PAL与阵列可编程，或阵列固定能够实现大量布尔方程，依据德摩根定理BABAI0I1I2“或”阵列(固定的)O0O1O2“与”阵列(可编程的)PAL优点：速度提高了节省了片上空间复杂度提高引发了HDL语言的诞生1.2.４通用阵列逻辑器件GAL（GeneralArrayLogicDevice）工艺上采用了E2PROM延用了PAL与阵列可编程，或阵列固定结构结构上增加了输出逻辑宏单元OLMC（OutputLogicMacroCell)OLMC(19)00128162431CK19OLMC(18)8318OLMC(17)16417OLMC(16)24516OLMC(15)32615OLMC(14)40714OLMC(13)48813OLMC(12)569126311OE(a)1234567891020191817161514131211GAL16V8(b)UCCGND图GAL16V8逻辑图(a)逻辑图；(b)引脚图逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V8PTMUX10G1AC0AC1(n)TSMUX00011011UCC0MUX10I/O(n)QQDFMUX10110100AC0*AC1(n)AC1(m)*XOR(n)反馈来自与逻辑阵列CLKOE来自邻级输出(m)CLKOEG2图OLMC的内部结构(2)反馈CLKOENCI/O(n)OECLKOLMC(n)XOR(n)来自与逻辑阵列来自邻级输出(m)QDNC(e)反馈CLKNCOENCNCNCI/O(n)OENCCLKOLMC(n)XOR(n)来自与逻辑阵列来自邻级输出(m)(c)反馈CLKNCOENCNCNCI/O(n)OENCCLKOLMC(n)XOR(n)UCC来自与逻辑阵列来自邻级输出(m)(b)反馈CLKOENCNCI/O(n)OECLKOLMC(n)XOR(n)来自与逻辑阵列来自邻级输出(m)（至寄存器输出单元）（至寄存器输出单元）本宏单元未连(d)反馈CLKNCOENCNCNCI/O(n)OENCCLKOLMC(n)来自邻级输出(m)(a)至另一个邻级图9-32图OLMC5种工作模(a)专用输入模式；(b)专用组合输出模式；(c)反馈组合输出模式；(d)时序电路中的组合输出模式；(e)寄存器输出模式表四种PLD的结构特点类型阵列输出方式与或PROMPLAPALGAL固定可编程可编程可编程可编程可编程固定固定TS、OCTS、OC、H、LTS、I/O、寄存器用户定义1.2.5掩膜门阵列的ASIC(专用集成电路）工作速度非常高密度很高大批量生产成本低缺点：非循环工程费用高1.2.6复杂可编程逻辑器件CPLD与现场可编程门阵列FPGACPLD(ComplexProgrammableLogicDevice)FPGA(FiledProgrammableGateArray)•很短的交货时间•可编程的•没有非循环工程费用PAL高密度性能实现很多逻辑函数速度相对较快门阵列CPLD和FPGACPLD/FPGA厂商1。ALTERA：九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX3000/7000,FLEX10K,APEX20K，ACEX1K，Stratix，Cyclone等。开发软件为MaxplusII和QuartusII。普遍认为其开发工具—MaxplusII是最成功的PLD开发平台之一，配合使用Altera公司提供的免费OEMHDL综合工具可以达到较高的效率。2。XILINX：FPGA的发明者，老牌PLD公司，是最大可编程逻辑器件供应商之一。产品种类较全，主要有：XC9500/4000，Coolrunner(XPLA3)，Spartan,Virtex等。开发软件为Foundition和ISE。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。3。Lattice：Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比ALTERA和XILINX略逊一筹。中小规模PLD比较有特色，不过其大规模PLD、FPGA的竞争力还不够强1999年推出可编程模拟器件。99年收购Vantis（原AMD子公司）,成为第三大可编程逻辑器件供应商。2001年12月收购agere公司（原Lucent微电子部）的FPGA部门。主要产品有ispLSI2000/5000/8000,MACH4/5，ispMACH4000等