PLD

第八章可编程逻辑器件（PLD）8.1概述8.2现场可编程逻辑阵列（FPLA）8.3可编程阵列逻辑（PAL）8.4通用阵列逻辑（GAL）8.1概述数字系统的实现方法•通用型SSI、MSI、LSI----模块化设计方法•专用集成电路（ASIC）——能把所设计的数字系统做成一片大规模集成电路，体积小、重量轻、功耗低，可靠性高。•可编程逻辑器件（PLD）一、用SSI和MSI构成数字系统存在的问题•体积大•重量大•功耗高•成本高•可靠性差二、LSI的现状和前景目前，在单块硅片上集成百万个元件、器件的大规模集成电路FPGA已广泛应用到各种电子仪器和设备中。如Altera公司的StratixV系列，28nm1.1百万逻辑单元提供最高速度达到500MHz的片上嵌入式处理器;提供14.1Gbps收发器;55Mb片上RAM;支持800MHzDDR3DIMM的软核存储器控制器;提供与StratixVFPGA相同的精度可调的DSP模块功能;支持与StratixVFPGA相同的系统IP。近年来，随着电子设计自动化技术的发展，以及可编程逻辑器件的广泛应用，使电子电路设计方法和手段都得到了不断的改进和创新，也为大规模集成电路的应用开辟了新的途径。可以预见，大规模集成电路必将越来越广泛地应用于通信技术、计算机技术、自动控制技术等领域中，PLD的原理和应用是每个电子工程师必备的一门技术。大规模集成电路的制造技术和应用技术都得到了飞速发展，主要表现在以下几个方面。（1）密度越来越高单片密度已达十万、几十万、甚至几百万门，已进入超大规模和甚大规模阶段。（2）用户可编程且拥有多种编程技术（3）设计工具不断完善现有的设计自动化软件即支持功能完善硬件描述语言如VHDL、Verilog等作为文本输入，又支持逻辑电路图、工作波形图等作为图形输入。如isp、icr。从应用的角度分专用型：如手机芯片、电视机芯片从逻辑功能分PLDCPU单片机从制造工艺分三、LSI的分类通用型：如存储器、微处理器、单片机双极型单极型四、PLD的分类按集成度：低密度PLD（700门/片）和高密度PLD。低密度PLD：FPLA、PAL和GAL高密度PLD：CPLD和FPGA四种PLD电路的结构特点类型与阵列或阵列输出方式PROM固定可编程TS,OCFPLA可编程可编程TS,OC，H,LPAL可编程固定TS,I/O,寄存器GAL可编程固定可编程五、PLD的一般结构输入项乘积项或项输入电路与阵列或阵列输出电路……六、PLD电路惯用画法PLD的互补输出缓冲器PLD的三态输出缓冲图:PLD的与门表示法:PLD的或门表示法:PLD的与门缺省表示法:8.2现场可编程逻辑阵列（FPLA）现场可编程逻辑阵列FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成一、FPLA与ROM的比较1）电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。2）ROM的与逻辑阵列是固定的，而FPLA的与逻辑阵列是可编程的。3）ROM的与逻辑阵列将输入变量的全部最小项都译出，而FPLA的与逻辑阵列只产生所需要的少得多的乘积项。ROM的基本结构FPLA的基本结构IIIIIIIO12012022IIIIIIIO01201021IIO0208.3可编程阵列逻辑（PAL）一、PAL的特点PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。它采用双极型工艺制作，熔丝编程方式。二、PAL的基本电路结构三、PAL的输出电路结构1)专用输出结构a.其输出端是一个与或门、与或非门或者是互补输出结构；b.其共同特点是所有设置的输出端只能用作输出使用；c.该结构的PAL器件只能用来产生组合逻辑函数。专用输出型（与或输出型），其输出也有三种类型1）型号中带有字符H的芯片，如PAL10H8，输出高电平有效。2）型号中带有字符L的芯片，如PAL12L8，输出低电平有效。3）型号中带有字符C的芯片，如PAL20C1，输出为互补输出。2)可编程输入/输出结构输出端是一个具有可编程控制端的三态缓冲器，控制端由与逻辑阵列的一个乘积项给出。同时,输出端有经过一个互补输出的缓冲器反馈回与逻辑阵列。3)寄存器输出结构a.该结构在输出三态缓冲器和与-或逻辑阵列的输出之间串进了由D触发器组成的寄存器。同时，触发器的状态又经过互补输出的缓冲器反馈回与逻辑阵列的输入端。b.该结构不仅可以存储与或逻辑阵列的输出的状态，而且能很方便的组成各种时序逻辑电路。四、PAL的应用例：PAL12H6输入变量数输出端数输出方式)()()()()()(异或或非与非或与反相QPRNMOKIJLGFHDCEAB8QPAL的应用Q五、PAL器件使用时的优缺点•PAL选定芯片型号后，其输出结构就选定•PAL有20多种不同的型号可供用户使用•PAL器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便•PAL采用的是双极型熔丝工艺，只能一次性编程•PAL输出方式是固定的，不能重新组态，因而编程灵活性较差。8.4通用阵列逻辑（GAL）一、GAL的特点1、GAL采用电可擦除的CMOS（E2CMOS）工艺制造，可反复多次编程2、GAL采用可编程的输出逻辑宏单元OLMC（OutputLogicMacroCell），输出组态灵活，具有很强的通用性3、GAL具有加密功能二、GAL的电路结构1.常用的GAL器件有GAL16V8和GAL22V10两种系列，它们的结构基本相同2.GAL16V8有一个32*64位的可编程与逻辑阵列3.GAL16V8有8个输出逻辑宏单元(OLMC)4.10个输入缓冲器，8个三态输出缓冲器和8个反馈/输入缓冲器5.32列表示有16个输入变量，64行表示有64个乘积项，共有2048个可编程点6.组成“或”逻辑阵列的8个或门分别包含于8个OLMC中，每一个OLMC固定连接8个乘积项，不可编程三、GAL的输出逻辑宏单元（OLMC）1.OLMC中的或门完成或操作，有8个输入端，固定接收来自“与”逻辑阵列的输出，或门输出端只能实现不大于8个乘积项的与-或逻辑函数；2.或门的输出信号送到一个受XOR（n)信号控制的异或门，完成极性选择，当XOR（n)=0时，异或门输出与输入（或门输出）同相，当XOR（n）=1时，3.OLMC中的四个多路选择器分别是输出数据选择器OMUX、乘积项数据选择器PTMUX、三态数据选择器TSMUX和反馈数据选择器FMUX，它们在控制信号AC（0）和AC1（n）的作用下，可实现不同的输出电路结构形式。四、OLMC的五种工作模式OLMC在SYN，AC(0)，AC1(n)的控制下，可以重新组态，即可以工作在五种不同模式下：专用输入模式专用组合输出模式带反馈的组合输出模式时序逻辑的组合输出模式寄存器输出模式SYN为0或1用以决定被组态的OLMC是时序或组合逻辑电路，AC(0)，AC1(n)用以控制OLMC的电路结构，AC(0)是所有OLMC共用的，而AC1（n）则是每OLMC个单独具有的。1）SYN=1，AC(0)=0，AC1(n)=1时，OLMC（n）的电路结构为专用输入模式（101）模式。此时输出三态缓冲器为禁止态而使相应的I/O端不能作输出只能作输入端使用，并且该输入信号需经邻级OLMC的FMUX反馈回“与”逻辑阵列输入。2）SYN=1，AC（0）=0，AC1(n)=0时，OLMC（n）的电路结构为专用组合输出模式（100）。此时输出三态缓冲器处于工作状态，输出始终允许，异或门的输出经OMUX送到三态缓冲器。XOR（n)=0时输出的组合逻辑函数为低电平有效，当XOR（n)=1时为高电平有效。当相邻OLMC的AC1（m)也为0时，FMUX接地，没有反馈信号，相应的I/O端只能作纯组合输出而不能作反馈输入使用。3)SYN=1，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为带反馈的组合输出模式（111）。输出三态缓冲器由第一乘积项控制，并且三态缓冲器的输出信号又反馈回“与”逻辑阵列的输入。在111模式下，只要有一个OLMC工作在111模式，则8个OLMC必然全工作在111模式；SYN4）SYN=0，AC（0）=1，AC1(n)=0时，OLMC（n）的电路结构为寄存器输出模式(010)，是时序逻辑电路。引脚1是时钟信号CK输入端，引脚11是公共三态控制信号的输入端；异或门的输出送D触发器寄存，D触发器的Q端输出，送到三态输出缓冲器，同时端经FMUX反馈回“与”逻辑阵列输入。Q5）SYN=0，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为时序逻辑的组合输出模式(011)。此时，异或门的输出直接送往输出三态缓冲器，输出三态缓冲器由第一乘积项控制，而I/O（n）信号经FMUX反馈回“与逻辑阵列”。须注意的是，工作在011模式的OLMC不能单独存在，必须和寄存器输出的010模式的OLMC共存于一片GAL芯片中，也就是说，工作在011模式的OLMC是时序逻辑电路中的组合逻辑部分，五、GAL的编程与逻辑阵列与逻辑阵列电子标签电子标签保留地址空间结构控制字...整体擦除保留加密单元行地址0313233596061626382位630结构控制字(82位)32位乘积项禁止4位XOR(n)1位SYN8位AC1(n)1位AC04位XOR(n)32位乘积项禁止PT63-PT3212-1512-1916-19PT31-PT0六、其他类型的可编程逻辑器件1）EPLD和CPLD是从PAL、GAL发展起来的阵列型高密度PLD器件，它们大多数采用了CMOSEPROM、E2PROM和快速闪存储器等编程技术，具有高密度、高速度和低功耗等特点。它们至少包含三种结构：可编程逻辑宏单元、可编程I/O单元、可编程内部连线。2）FPGA结构与阵列型可编程逻辑器件不同，其结构类似于掩膜可编程门阵列（MPGA）,它有许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。FPGA兼容了MPGA和阵列型PLD两者的优点，因而具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。3）在系统可编程器件（ISP-PLD）是支持ISP技术的可编程逻辑器件，ISP技术是指对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力，是一种先进的编程技术。ISP-PLD可以摆脱编程器，只需要通过计算机接口和编程电缆，直接在目标系统或印刷线路板上进行编程，使用起来更加方便和灵活。*可编程逻辑器件的开发技术简介开发系统硬件软件PC机编程器编程电缆专用开发软件常用的开发软件Altera公司：MAX+plusIIQuartus公司：FoundationXinlinx公司：AllianceLattice公司：ispEXPERTQ2Q2Q1Q1Q0Q01、由JK触发器和PLA构成的时序逻辑电路如图所示，试分析其功能（写出状态转换表、画出状态转换图，描述其功能，并说明其能否自启动）。××××××××××××××××××××××××驱动方程：QQKQQQQJ12012120QQKQQQQJ02102021QQKQQJ012012状态方程：QQQQQQQQQQQQQQQQQQQKQJQn120102120120102012000010QQQQQQQQQQQQQQQQQQQKQJQn101202021012102102111111QQQQQQQQQQQQQQQKQJQn20210120212021222212状态转换图：Q2Q1Q0000001011010110111101100∴六进制计数器，且有自启动能力2、试用如图的PLA器件设计一保密锁逻辑电路。在此电路中，保密锁上有A、B、C三个按钮。当三个按扭同时按下时，或A、B两个同时按下时，或按下A、B中的任一位按钮时，锁就能被打开；而不符合上列组合状态时，将使电铃发出报警响声。要求写出必要的设计步骤，并画出包括PLA阵列图的逻辑图。解：设A、B、C