三、芯片失效模式及分析

芯片失效模式及影响分析雷鑑铭博士副教授华中科技大学电子科学与技术系超大规模集成电路与系统研究中心2010年5月雷鑑铭内容：1.引言——失效模式影响分析2.芯片失效模式3.芯片失效分析步骤及手段4.芯片失效分析样品制备5.失效模式影响分析实例雷鑑铭引言•失效模式影响分析：FMEA，Failuremodeeffectanalysis；•FMEA就是在产品设计时，通过对产品的每个组成单元各种潜在失效模式以及这些失效模式对产品的影响情况进行分析，并把每一个潜在失效模式按它其影响因子予以分类，提出有效的改进措施,以提高产品可靠性的一种设计方法。雷鑑铭•FMEA于1960年被首次应用到美国航空阿波罗研制项目中，并于上世纪80年代被美国军方确认为军方规范(MIL-STD-1629A)。•实施FMEA的目的就是要在产品设计过程中，发现和评价产品可能存在的潜在失效与后果,找出避免或减少这些潜在失效的措施，并将此过程通过技术文件等方式予以明确，为以后的设计提供经验与参考，从而提升产品质量,降低成本损失。引言雷鑑铭内容：1.引言——失效模式影响分析2.芯片失效模式及常见失效3.芯片失效分析步骤及手段4.芯片失效分析样品制备5.失效模式影响分析实例雷鑑铭芯片失效模式•芯片失效分析（FMEA）是一组系列化的活动,它包括找出产品(过程)中潜在的失效模式，根据相应的评价体系对找出的潜在失效模式进行风险量化评估，列出失效机理，寻找改进措施等。•工程中实施FMEA技术首先要确定被分析产品的一系列可能发生的失效模式，估计这种失效模式及其出现频率的严重性，针对每种失效模式提出相应的补偿措施。雷鑑铭芯片失效模式•所谓失效模式是指失效的表现形式，如开路、短路等，针对每一种失效模式深入分析其发生的根本原因及其失效机理，是开展FMEA的关键。•实际应用中由于设计人员思维方式的影响对失效模式的判断和汇总往往会忽略一些死角，并会产生意想不到的问题。•为了杜绝这种情况，可以逐个分析各组成元器件所有可能的失效模式，列出其失效概率和影响，按照失效模式加以分类，形成所有失效模式总表，这样就不会产生遗漏现象。雷鑑铭芯片失效模式•成功实施FMEA的重要因素之一是及时性，也就是说FMEA是个“事前的行为”而不是“事后的行为”。•为了达到最佳效益,FMEA必须在失效模式被纳入产品之前进行。FMEA包括设计FMEA、过程FMEA、使用FMEA、服务FMEA等四类。•集成电路较为常用的是设计FMEA(d-FMEA)。它是在设计形成之前开始,在设计开发的各阶段,当设计出现变化时及时修改,并在工艺实现之前完成相应修改工作。换言之,它在体现设计意图的同时也考虑到了工艺实现的可行性。雷鑑铭集成电路常见失效•芯片破裂；•管芯钝化层损伤；•管芯金属化腐蚀；•金属化变形；•键合金丝弯曲；•金丝键合焊盘凹陷；•键合线损伤；•键合线断裂和脱落；雷鑑铭•键合引线和焊盘腐蚀；•引线框架腐蚀；•引线框架的低粘附性及脱层；•包封料破裂；•包封材料疲劳裂缝；•封装爆裂(“爆米花”)•电学过载和静电放电；•焊接点疲劳。•。。。。。。集成电路常见的失效（续）雷鑑铭内容：1.引言——失效模式影响分析2.芯片失效模式及常见失效3.芯片失效分析步骤及手段4.芯片失效分析样品制备5.失效模式影响分析实例雷鑑铭芯片失效分析步骤1、保存物理证据2、物理分析3、根本失效原因确定4、纠正措施及验证雷鑑铭保存物理证据•在生产过程中，回流焊返工或替换有问题的元器件是可以接受的，但在失效分析中，让已暴露出来的问题清楚显现，最为重要。失效分析最禁忌的是替换或修理问题点，这样会损坏物理证据。•对失效分析样品，应温、湿度受控，并避免振动及静电等外力作用，在原因未得到确认前，应避免对失效样品进行通电。雷鑑铭物理分析1、初步电参数测试，观察失效器件哪些参数与正常器件参数不符合。2、外观及密封性检查。3、开帽镜检，开帽时，注意不要损坏管芯和引入新的失效因素，用30-60倍显微镜检查机械缺陷、内引线、芯片位置、铝条好坏等，用400-1000倍的金相显微镜观察光刻、铝引线、氧化层缺陷、芯片裂纹等，并对结果照相。雷鑑铭物理分析（续）下图为某失效芯片裂纹扫描声学显微图像雷鑑铭物理分析（续）4、进一步测试电参数，必要时可划断铝条用探针测试管芯，检查电路的有源和无源元件性能是否正常。5、除去铝膜再对管芯进行测试，观察性能变化，并检查二氧化硅层的厚度与存在的针孔等。6、除去Si02用探针测试管芯，分析表面是否有沟道，失效是否由表面效应引起。雷鑑铭根本失效原因确定•失效的原因有：设计缺陷、原材料品质不良、制程问题、运输中静电击穿或存储环境中水汽吸附、使用时的过应力等。应征对失效分析样品，确定导致失效的根本原因。工艺问题在塑封IC中占失效比例最大，问题主要集中在后工序上，如某塑封电路，由于器件塑封材料与金属框架和芯片间发生分层效应(俗称“爆米花”效应)，而拉断键合丝，从而发生开路失效。经分析，其主要原因是塑封料中的水分在高温下迅速膨胀使塑封料与其附着的其他材料间发生分离。雷鑑铭纠正措施及验证•在查明失效原因的基础上，通过分析、计算和必要的试验验证，提出纠正措施，经评审通过后付诸实施，跟踪验证纠正措施的有效性，并按技术状态控制要求或图样管理制度对设计或工艺文件进行更改。雷鑑铭芯片失效分析过程1、一般先做外观检查，看看有没有crack，burntmark什么的，拍照；2、非破坏性分析：主要是xray--看内部结构，csam--看有没delamination，等；3、电测：主要工具，万用表，示波器，sonytek370a，现在好象是370b了；4、破坏性分析：机械decap，化学decap。雷鑑铭芯片失效常见分析手段•SAM：ScanningAcousticMicroscope超声波探伤仪，及SAT（ScanningAcousticTomography)扫描超声波显微镜•X－Ray：是芯片发生失效后首先使用的非破坏性分析手段；•SEM扫描电镜/EDX能量弥散X光仪：材料结构分析/缺陷观察，元素组成常规微区分析，精确测量元器件尺寸雷鑑铭•EMMI微光显微镜/OBIRCH镭射光束诱发阻抗值变化测试/LC液晶热点侦测：这三者属于常用漏电流路径分析手段，寻找发热点，LC要借助探针台，示波器。•FIB：FocusedIonBeam，聚焦离子束，利用电透镜将离子束聚焦成非常小尺寸的显微切割仪器，用来做一些电路修改；•ProbeStation探针台/ProbingTest探针测试，ESD/Latch-up静电放电/闩锁效用测试：有些客户是在芯片流入客户端之前就进行这两项可靠度测试，有些客户是失效发生后才想到要筛取良片送验。芯片失效常见分析手段雷鑑铭•除了常用手段之外还有其他一些失效分析手段，原子力显微镜AFM，二次离子质谱SIMS，飞行时间质谱TOF－SIMS，透射电镜TEM，场发射电镜,场发射扫描俄歇探针，X光电子能谱XPS，L-I-V测试系统，能量损失X光微区分析系统等很多手段，不过这些项目不是很常用。芯片失效常见分析手段雷鑑铭芯片失效常见分析手段•聚焦离子束（FIB）•非破坏分析：超音波扫瞄检测、X射线检测、BGA锡球焊点检测、3DX-ray断层检测•电特性检测：时域反射仪(TDR)、Keithley参数分析仪、自动曲线追踪仪(AutoCurveTracer)、探针台(Prober)、HP4156参数分析仪、TLPESD保护电路电性特性量测•故障点侦测：微光显微镜(Emmi)、砷化镓铟微光显微镜(InGaAs)、激光束电阻异常侦测(OBIRCH)、液晶热点侦测(LC)、可携式微光显微镜及电子束探测(PortableEMMI)雷鑑铭1、聚焦离子束（FIB）介绍与应用•聚焦式离子束显微镜(FIB)的利用液相镓金属的离子源，照射于样品表面以取得影像或去除物质。•其功能与FESEM(场放射性扫描电子显微镜)相似，但FIB利用镓离子撞击样品表面。搭配有机气体有效的选择性蚀刻与沉积导体或非导体。•其主要应用于IC线路修正(circuitedit)、局部横切面(cross-section)、晶粒相差特性分析等。雷鑑铭FIB电路修正•利用聚焦离子束显微镜(FIB)来作集成电路(IC)电路修正是具有最大经济效益的应用。•在不需重开光罩的前提下，FIB可节省IC设计原型(prototype)验证的时间，增快上市时间(Time-to-market)，对于IC设计者有十分大的帮助。•FIB可在微米甚至奈米尺度上做选择性蚀刻与沉积导体或非导体，提供IC设计者直接修改线路的机会，以达成布局验证的目的，节省开发时间与修改经费。雷鑑铭•在去封胶、打线或封装后必须再次测试•若同一时间内进行越多项改变，将使良率逐渐降低•经由FIB导通两条金属线并不能使电阻降低为零，施行前请了解此种电性，并预估可能改变的电阻值•建议提供GDSII电路图文件以利导引指定区块线路FIB电路修正注意事项雷鑑铭•FIB可在IC上做信号采集点。利用FIB将要量取的信号点拉到IC表面，并利用机械式探针(Mechanicalprober)或电子束探测设备(E-beamprober)采集IC内部信号。•利用Mechanicalprober量测信号时，将IC放到测试板提供测试所需之电压环境。一般IC内部信号驱动能力较弱，可能推不动导线加上示波器的负载，造成方波变成三角波、DC准位降低等问题，可利用ActiveProbe来改善此现象。2、FIB探针PAD查错雷鑑铭FIB探针PAD查错•电子束探测系统(E-BeamProber)是利用极精准的聚焦电子束来取代一般的机械式探针，以VC(VoltageContrast)的原理，将所测得的二次电子量之变化，来描绘相对电位波形。因E-Beam的波形取得方式为等时取样(EquivalentTime)与一般示波器所使用的实时取样(RealTime)不同，所以必须利用测验机台提供一组与待测讯号同步的Trigger信号来量测电位讯号。雷鑑铭3、FIB定位问题现行半导体工艺的后段金属导线工艺中，在采用化学机械研磨(CMP)后，集成电路的表面没高低起伏，因此在离子束下无法成像，将造成没有图案(pattern)可办别位置及找到工作点。另外，新一代的芯片封装采用覆晶的技术(flip-chiptechnology)，在FIB应用时，则必须从IC的硅基材(siliconsustrate)来进行，也面临同样的定位问题。面对IC表面没有高低起伏而无法成像，FIB必须配合IC设计布局图数据(GDSII)及自动定位系统来找到工作点。先进的FIB机型皆配备有CAD导航迭图的软件(CADNavigation)可以将IC表面与IC设计者提供的线路布局图作重迭。使用此项技术即可以透视IC内部的结构，如同飞机在飞行时依循卫星导航系统一样，在没有高低起伏的IC表面经由坐标一次到位的找到目标点，可以省去大量扫瞄IC表面造成的离子轰击伤害，有效的减少IC特性漂移，提高FIB的良率。雷鑑铭•在IC表面使用聚焦离子束形成导电孔及导电垫子，再利用特殊接合方式使导电垫子连接金属导线，以形成导电路径。此种连接方式应用的范围很广，最常用者分成下列三项:1、低电阻联机:在IC表面上联机的电阻小于100ohm，这样小的电阻，相对于联机两端的导电孔洞的电阻是几乎不重要的，因此在估算整个联机的电阻时，以孔洞阻值为主要因子，孔洞的电阻依金属沈积材质、金属层布局图可挖开的大小及深度有关，可依客户样品的状况先推算出预估的阻质。4、新型FIB电路修正技术雷鑑铭新型FIB电路修正技术2、信号引出:藉由金属导线将目标点信号引出进行验证测试。因为整个联机路径的电阻、电感较使用探针小而且稳定度较高，因此有不少IC设计者采用此方法替代传统的探针量测。如上图，使用N-FIB将信号引出到IC外部，IC设计者可直接用接触外部银线加以量测。3、可加入被动组件:利用宜特N-FIB可以直接在IC表面放入多种规格的电阻、电容，IC设计者使用此种应用，在设计除错的工作上更加得心应手。雷鑑铭芯片失效常见分