您好,欢迎访问三七文档
题目有的有答案,有的没答案,没答案的自己书上找找,考试几乎所有题目全在里面,没答案的必须自己做下,考到的比较多1.满足b时,与非门输出为低电平。(a)只要有一个输入为高电平(b)所有输入都是高电平(c)所有输入都是低电平2.对于未使用的或非门输入,正确的处理方法是a。(a)连接到地(b)直接连接到Vcc(c)通过电阻连接到地3.异或门的等效电路包含b。(a)两个或门、一个与门和两个非门(b)两个与门、一个或门和两个非门(c)两个与门和一个或门4.组合逻辑电路通常由__b__组合而成。(a)记忆元件(b)门电路(c)计数器(d)以上均正确答案(b)5.能实现算术加法运算的电路是__d__。(a)与门(b)或门(c)异或门(d)全加器答案(d)注释:与门,或门,异或门等实现的是逻辑运算,半加器,全加器,加法器实现的是算术运算6.N位二进制译码器的输出端共有__b__个。(a)2n个(b)2n个(c)16个(d)12个答案(b)7.3线-8线译码器74LS138,若使输出50Y,则对应的输入端210AAA应为_c___.(a)001(b)100(c)101(d)110答案(c)8.要使3-8线译码器正常工作,使能控制端G、2GA、2GB的电平信号为__b__。(a)011(b)100(c)000(d)101答案(b)9.时序逻辑电路与组合逻辑电路不同,其电路由组合逻辑电路和存储电路(触发器)两部分组成。10.描述同步时序电路有三组方程,分别是驱动方程、状态方程和输出方程。11.在设计时序电路时,要对原始状态图进行化简,其目的是去掉多余项。12.时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。13.可以用来暂时存放数据的器件叫寄存器。14.移位寄存器除寄存数据功能外,还有移位功能。15.某寄存器由D触发器构成,有4位代码要存储,此寄存器必须由4个触发器构成。16.一个四位二进制加法计数器,由0000状态开始,问经过18个输入脉冲后,此计数器的状态为0010。17.n级环形计数器的计数长度是n,n级扭环形计数器的计数长度是2n。18、集成计数器的模值是固定的,但可以用清零法和置数法来改变它们的模值。19.通过级联方式,把两片4位二进制计数器74161连接成为8位二进制计数器后,其最大模值是256;将3片4位十进制计数器74160连接成12位十进制计数器后,其最大模值是4096。20.设计模值为38的计数器至少需要6个触发器。21.在时间和数值上都是连续变化的信号是___模拟____信号;在时间和数值上是离散和量化的信号是__数字_____信号。22.表示逻辑函数常用的方法有4种,它们是__真值表_,逻辑函数表达式_,__逻辑图_,卡诺图___。23.正逻辑体制高电平用逻辑___1__表示,低电平用逻辑__0___表示。24.任何进位计数制,数值的表示都包含两个基本的要素:__基数_和__位数__。25.216(1110101100)()216(1111.001)()26.三态门一共有三种状态_逻辑1_,逻辑0_,__高阻_。27.主从JK触发器特性函数为,在cp=1期间主触发器能且只能翻转一次的现象,称为一次变化现象。28.基本的RS触发器具有置1_,置0_,__保持_三项功能,JK触发器具有置1_,置0_,_保持_、翻转四大功能。29.边沿型边沿型触发器的次态仅取决于CLK的下降沿(或上升沿)到来时的输入信号状态,与在此前、后输入的状态没有关系。30、输出n位代码的二进制编码器,一般有__________个输入信号端。31、RAM按所采用的存储单元工作原理的不同,可以分为存储器和存储器。32、要使触发器实现异步复位功能(Qn+1=0),应使异步控制信号(低电平有效)RD=___________,SD=___________。33、一个四位二进制加法计数器,由0000状态开始,问经过18个输入脉冲后,此计数器的状态为。34、n位二进制加法计数器有_________个状态,最大计数值为_________。35、用555定时器构成的自激多谐振荡器,若外接电阻分别为R1和R2,电容为C,则该自激多谐振荡器输出巨形脉冲的周期为_________,输出巨型脉冲的占空比为_________。用卡诺图化简法化简逻辑函数(,,,)(4,6,10,13,15)(0,1,2,5,7,8)iiiiYABCDmidi触发器电路如图(a)所示,写出触发器输出Q的表达式并根据图(b)给定的波形,对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。(a)(b)分析下图计数器在1M和0M时各为几进制计数器,画出相应的状态转换图。3输入2输出PLA内部逻辑如图,写出其逻辑表达式。试用以下几种组件分别实现逻辑函数F=AB+AC+BC(1)四选一数据选择器(四选一数据选择器的逻辑功能见式1);(2)3线-8线译码器(逻辑功能见式2);数据选择器和译码器的外部引线排列示意图分别见图1和图2,3线-8线译码器选通时,S1=1,S2=S3=0。Y=(D10A2A1+D11A2A1+D12A2A1+D13A2A1)S(式1)(式2)图1图2设计1个111序列信号检测器(要求用D触发器)(重中之重,肯定考到)某学校有三个实验室,每个实验室各需2kW电力。这三个实验室由两台发电机组供电,一台是2kW,另一台是4kW。三个实验室有时可能不同时工作,试设计一逻辑电路,使资源合理分配。解:(1)分析题意设输入变量为A、B、C表示三个实验室,工作为1,不工作为0;设输出变量为X、Y,分别表示2kW,4kW的发电机,启动为1,不启动为0。(2)列真值表分析过程可列出真值表如表所示。ABCXY0000010100111001011101110010100110010111(3)画卡诺图由真值表画出卡诺图,如图所示。ABC000111100101011010ABC000111100101100011(4)逻辑表达式卡诺图化简得(1,2,4,7)(3,5,6,7)XABCYABBCAC(5)画逻辑电路图由逻辑表达式可画出逻辑图,如图所示。试用同步4位二进制计数器74LS161芯片和必要的门电路来组成一个125进制加法计数器。要求标出计数器的输入端和进位输出端;画出逻辑连接图。
本文标题:数字逻辑电路选择题
链接地址:https://www.777doc.com/doc-5186327 .html