表三位二进制加法计数器状态表

模块8时序逻辑电路电子技术基础与技能下一页•课题1寄存器•课题2计数器目录下一页上一页返回任务导入下一页返回在许多场合需要测量旋转部件的转速，如电机转速、机动车车速等，转速多以十进制数制显示。下图所示是测量电动机转速的数字转速测量系统示意图。图数字转速测量系统示意图上一页任务导入返回上一页下一页电机每转一周，光线透过圆盘上的小孔照射光电元件一次，光电元件产生一个电脉冲。光电元件每秒发出的脉冲个数就是电机的转速。光电元件产生的电脉冲信号较弱，且不够规则，必须放大、整形后，才能作为计数器的计数脉冲。脉冲发生器产生一个脉冲宽度为1秒的矩形脉冲，去控制门电路，让“门”打开1秒钟。在这1秒钟内，来自整形电路的脉冲可以经过门电路进入计数器。根据转速范围，采用4位十进制计数器，计数器以8421码输出，经过译码器后，再接数字显示器，显示电机转速。本任务中数据存储和计数的问题就需要用时序逻辑电路的相关知识来解决。课题1寄存器了解寄存器的功能、基本构成和常见类型。了解典型集成移位寄存器的应用。下一页上一页返回课题1寄存器•一、认识“寄存器”家族•能够暂存数码（或指令代码）的数字部件称为寄存器。寄存器根据功能可分为数码寄存器和移位寄存器两大类。•1.数码寄存器•具有接收数码和清除原有数码功能的寄存器称为数码寄存器。下图所示为由D触发器组成的4位数码寄存器。在存数指令（CP脉冲上升沿）的作用下，可将预先加在各D触发器输入端的数码，存入相应的触发器中，并可从各触发器的Q端同时输出，所以称其为并行输入、并行输出的寄存器。下一页上一页返回课题1寄存器下一页上一页返回图4位数码寄存器课题1寄存器返回上一页下一页数码寄存器的特点是（1）在存入新数码时能将寄存器中的原始数码自动清除，即只需要输入一个接收脉冲，就可将数码存入寄存器中——单拍接收方式的寄存器。（2）在接收数码时，各位数码同时输入，而各位输出的数码也同时取出，即并行输入、并行输出的寄存器。（3）在寄存数据之前，应在RD端输入负脉冲清零，使各触发器均清零。课题1寄存器下一页上一页返回2．移位寄存器电子计算机在进行算术运算和逻辑运算时，常需将某些数码向左或向右移位，这种具有存放数码和使数码具有左右移位功能的电路称为移位寄存器。移位寄存器分为单向移位寄存器和双向移位寄存器。Q（1）单向移位寄存器由D触发器构成的4位右移寄存器如下图所示。CR为异步清零端。左边触发器的输出接至相邻右边触发器的输入端D，输入数据由最左边触发器FF0的输入端D0接入。课题1寄存器下一页上一页返回表右向移位寄存器的状态表移位寄存器中的数码移位脉冲CP输入数据Q0Q1Q2Q301234101101011001010001000001课题1寄存器下一页上一页返回S从表中可以看出，当过来四个位移脉冲CP后，数码1011就由端Q3Q2Q1Q0并行输出，如果想得到串行输出信号，则只需要再输入4个脉冲，这时1011便由Q3端一次输出。图D触发器组成的4位右移寄存器课题1寄存器下一页上一页返回（2）双向移位寄存器若将右移移位寄存器和左移移位寄存器组合在一起，在控制电路的控制下，就构成双向移位寄存器。图8-1-3所示为4位双向移位寄存器74LS194的逻辑符号及外引线功能图。图中CR为置零端，3D～0D为并行数码输入端，3Q～0Q为并行数码输出端；DSR为右移串行数码输入端，DSL为左移串行数码输入端；1M和0M为工作方式控制端。74LS194的功能如表8-1-2所示。课题1寄存器下一页上一页返回表74LS194功能表CR输入变量输出变量说明M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q30×××××××××0000置01××0××××××保持111↑××d0d1d2d3d0d1d2d3并行置数101↑×1××××1Q0Q1Q2右移输入1101↑×0××××0Q0Q1Q2右移输入0110↑1×××××Q1Q2Q31左移输入1110↑0×××××Q1Q2Q30左移输入0100×××××××保持CR课题1寄存器返回上一页下一页（1）置0功能。CR=0时，寄存器置0。3Q～0Q均为0状态。（2）保持功能。CR=1且CP=0；或CR=1且M1M0=00时，寄存器保持原态不变。（3）并行置数功能。CR=1且M1M0=11时，在CP上升沿作用下，3D～0D端输入的数码d3～d0并行送入寄存器，是同步并行置数。（4）右移串行送数功能。CR=1且M1M0=01时，在CP上升沿作用下，执行右移功能，DSR端输入的数码依次送入寄存器。（5）左移串行送数功能。CR=1且M1M0=10时，在CP上升沿作用下，执行左移功能，DSL端输入的数码依次送入寄存器。功能说明课题1寄存器下一页上一页返回图74LS194的逻辑功能示意图课题1寄存器下一页上一页返回二、集成移位寄存器的应用1．环形计数器环形计数器是将单向移位寄存器的串行输入端和串行输出端相连，构成一个闭合的环。环形计数器逻辑图课题1寄存器上一页返回Q下一页结构特点：01DQnn，即将FFn-1的输出Qn-1接到FF0的输入端D0。工作原理：根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q端，将轮流地出现矩形脉冲。实现环形计数器时，必须设置适当的初态，且输出Q3Q2Q1Q0端初始状态不能完全一致（即不能全为“1”或“0”），这样电路才能实现计数，环形计数器的进制数N与移位寄存器内的触发器个数n相等，即N=n。图8-1-5所示为能自启动的4位环形计数器，其逻辑状态如图8-1-6所示。课题1寄存器返回下一页上一页自启动4位环形计数器逻辑图课题1寄存器返回上一页下一页2．扭环形计数器扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连，构成一个闭合的环。4位环形计数器状态图课题1寄存器上一页下一页返回扭环形计数器逻辑图下一页返回课题1寄存器上一页扭环形计数状态图课题1寄存器下一页上一页返回3.能自启动的4位扭环形计数器4位扭环形计数器逻辑图课题1寄存器下一页上一页返回4位扭环形计数器状态图了解计数器的功能及计数器的类型。掌握二进制、十进制等经典型集成计数器的外特性及应用。课题2计数器下一页上一页返回课题2计数器下一页上一页返回一、认识“计数器”家族能累计输入脉冲个数的时序部件叫计数器。计数器不仅能用于计数，还可用于定时、分频和程序控制等。（1）按CP脉冲输入方式，计数器分为同步计数器和异步计数器两种。（2）按计数增减趋势，计数器分为加法计数器、减法计数器和可逆计数器三种。（3）按数制分为二进制计数器和非二进制计数器两类。返回上一页下一页课题2计数器1．二进制加法计数器(1)异步二进制加法计数器所谓异步计数器是指计数脉冲并不引到所有触发器的时钟脉冲输入端，有的触发器的时钟脉冲输入端是其他触发器的输出，因此，触发器不是同时动作。下图所示为三位二进制加法计数器的逻辑图。课题2计数器下一页上一页返回三位二进制加法计数器课题2计数器上一页返回下一页从逻辑图可以看出，CP脉冲从低位触发器0FF的时钟脉冲端输入，0FF在每个计数脉冲的下降沿翻转，触发器0FF的输出0Q接到1FF的CP端，1FF在0Q由1变为0时翻转。同理，2FF在1Q由1变为0时翻转，按照计数器翻转规律，可得出它的工作波形图（见图8-2-1(b)）和状态转换表（见表8-2-1）。课题2计数器上一页返回•下一页表三位二进制加法计数器状态表2Q1Q0Q输入cp脉冲个数输出二进制数0000100120103011410051016110711180002Q1Q0Q课题2计数器上一页返回下一页(2)同步二进制加法计数器所谓同步计数器是指计数脉冲引到所有触发器的时钟脉冲输入端，使应翻转的触发器在外接的CP脉冲作用下同时翻转，大大减少了进位时间，计数速度快。下图所示为四位二进制同步加法计数器的逻辑图。课题2计数器上一页返回下一页四位二进制加法计数器课题2计数器下一页上一页返回输入cp脉冲个数输出二进制数相应的十进制数00000010001120010230011340100450101560110670111781000891001910101010111011111211001213110113141110141511111516000003Q2Q1Q0Q四位二进制加法计数器状态表课题2计数器下一页返回上一页•2．十进制计数器•二进制计数不符合人们的日常习惯，在数字系统中，凡需直接观察计数结果的地方，差不多都是用十进制数计数的。十进制计数器电路有多种形式，下面介绍使用最多的8421BCD码十进制计数器。•图8-2-3(a)所示是四位同步十进制加法计数器，它是在四位同步二进制加法计数器的基础上改进而来的。8421码与二进制比较，来第十个脉冲时，不是由“1001”变为“1010”，而是应回到“0000”。比较1010和0000可知，和没有变化，所以它们的驱动不变，输入接线不变。但由1变为了0，也变为0，所以对FF1、FF3作如下修改。课题2计数器下一页返回上一页触发器FF1，当0Q=1时来一个计数脉冲翻转一次，但在3Q=1时不得翻转，故__103JQQ，10KQ。触发器FF3，当0Q=1Q=2Q=1时来一个计数脉冲才翻转一次，并在第十个脉冲时应由“1”翻转为“0”，故3J=0Q1Q2Q，3K=0Q。根据上述思路，修改得到了逻辑图8-2-3(a)，其工作波形图如图8-2-3(b)所示。下一页返回上一页课题2计数器异步十进制加法计数器下一页返回上一页课题2计数器二、集成计数器的应用常用集成计数器分为二进制计数器（含同步、异步、加减和可逆）和非二进制计数器（含同步、异步、加减和可逆），下面介绍几种典型的集成计数器。1．集成二进制同步计数器74LS161是四位二进制可预置同步计数器，由于它采用4个主从JK触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图8-2-4所示。课题2计数器下一页返回上一页管脚符号说明：Vcc：电源正端，接+5VRD：异步置零（复位）端CP：时钟脉冲LD：预置数控制端A、B、C、D：数据输入端QA、QB、QC、QD：输出端RCO：进位输出端74LS161管脚图课题2计数器下一页返回上一页74LS161逻辑功能表输入输出RDLDETEPCPABCDQAQBQCQD0××××××××000010××abcdabcd1111××××计数110××××××保持11×0×××××保持课题2计数器下一页返回上一页2．集成二进制异步计数器74LS197是4位集成二进制异步加法计数器，其集成芯片管脚如图8-2-5所示，逻辑功能如下：（1）CR=0时异步清零。（2）CR=1、CT/LD=0时异步置数。（3）CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二进制即二进制计数器。2．集成二进制异步计数器课题2计数器下一页返回上一页74LS197引脚及逻辑功能图课题2计数器下一页返回上一页74LS160引脚排列图逻辑符号3．集成十进制同步计数器课题2计数器返回上一页下一页74LS160功能表CRLDCTTCTPCP3D2D1D0D3Q2Q1Q0Q0×10111111×××××↑0×××0×11↑××××DCBA××××××××××××0000DCBA保持保持计数课题2计数器返回上一页下一页4．集成十进制异步计数器(以CT74LS290为例)（1）电路结构框图和逻辑功能CT74LS290的结构框图和逻辑功能图课题2计数器返回上一页下一页（2）逻辑功能表CT74LS290的逻辑功能输入输出R0AR0BS9AS9BCP0CP110nQ11nQ12nQ13nQ110×××11×0×××011××0×