数字逻辑A卷

课程:数字逻辑班级学号：姓名:题号一二三四五六七八合计题分一、单项选择题(本大题共10小题，每小题1分，共10分)每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将其代号填在题后的括号内。答案选错或未选者，该题不得分。1．表示任意两位无符号十进制数，需要二进制位数为（）.A．6B．7C．8D．92.构造一个模十同步计数器需要()触发器.A．3个B．4个C．5个D．10个3.实现两个四位二进制数相乘的组合电路应有()个输出函数.A．4B．8C．10D．124.组合逻辑电路中的险象是由于()引起的.A．电路未达到最简B．电路有多个输出C.电路中的时延D．逻辑门的类型不同5.全加器的输入输出端个数为().A．2入2出B．3入3出C.3入2出D.3入1出6．逻辑函数的标准与或式是指逻辑表达式由（）A．与项相或B．或项相与C．最大项相与D．最小项相或7．设有一个两输入的“或非”门的输入为x和y，输出为z。要使z=1，x和y必须满足A．均为1B.均为0C.至少一个为1D.两个互为相反8．完全确定状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和C，则最简状态表中状态个数为（）A．1B．2C．3D．49．八路数据选择器选择控制端个数应为（）A．2B．3C．4D．810．n变量构成的最大项有2n个，每个最大项有（）个相邻最大项。A．nB．2nC．2nD．2n-1二、多项选择题(本大题共5小题，每小题2分，共10分)在每小题列出的五个备选项中有二至五个是符合题目要求的，请将其选出并将其代号填在题后的括号内。未选、错选、多选或少选均无分。1．根据状态等效对AB、CD、和BD,可构成状态等效类().A.ABDB.ABCC.ABCDD.BCDE.ACD2．常用的BCD码有（）A．8421码B．Gray码C．2421码D．余3码E．奇偶检验码3．下列中规模通用集成电路中，属于组合逻辑电路的是（）A．多路选择器B．计数器C．译码器D．寄存器E．编码器考试试题纸（A卷）4．逻辑函数F=A⊕B和G=A⊙B满足关系（）。A．F=GB．F＇=GC．F＇=GD．F=G⊕0E．F=G⊕15．组合逻辑电路输出与输入的关系可用（）来描述。A．真值表B．状态表C．状态图D．逻辑表达式E．时间图三、填空题（每空2分，共20分）请在每小题的空格中填上正确答案。错填、不填均无分。1．余3码01000101.1001对应的十进制数为（），2421码为（）。2.二进制数-10110的原码为（），补码为（）。3.已知[N]补码=1.0110，[N]真值=（）。4.二进制数0.110101对应的八进制数为（），十六进制数为（）。5.卡诺图上处在(、、)位置的小方格所代表的最小项为相邻最小项.6.设最简状态表中包含的状态数目为m,相应电路中的触发器个数为n,则m和n应满足关系().7.消除组合逻辑电路中险象采用的方法有（、、）等三种。四、判断改错题（你认为下列命题是否正确，对正确的就在其题干前括号内打“√”；错误的打“×”并改正。每小题2分。共10分）（）1.采用奇检验编码方式时，奇偶检验码P1011011的P值应为1.（）2.设计包含无关条件的组合逻辑电路时,利用无关最小项的随意性有利于输出函数的化简.（）3．一个不完全确定状态表的各最大相容类之间不可能存在相同状态。（）4．并行加法器采用超前进位的目的是简化电路结构。（）5．同步时序逻辑电路中的存储元件可以是任意类型的触发器。五、分析题（20分）1、分析以下电路，说明电路功能。（10分）2、分析以下电路，说明电路功能。（10分）六、设计题（30分）1、设计一个带控制端的组合逻辑电路，控制端X=0时，实现BAF，控制端X=1时，实现ABF，用与非门及反相器实现。(15分)2、用D触发器设计一个0110序列检测器，X为序列输入，Z为检测输出，其关系如下。(15分)X：1011010110110Z：0000100001001课程:数字逻辑班级学号：姓名:题号一二三四五六七八合计题分1010101010122117100一、单项选择题（每小题1分，共10分）答案选错或未选者，该题不得分。1-5BBBCC6-10DBCBA二、多项选择题（每小题2分，共10分）未选、错选、多选或少选均无分。1．A、B、C、D、E2．A、C、D3．A、C、E4．A、C、E5．A、D三、填空题（每1分，共10分）错填、不填均无分。1．12.600010010.11002．110101010103．-0.10104.0.650.D45．相邻、相对、相重6．2n-1m≤2n7．增加冗余项、增加惯性延时环节、选通法四、判断改错题（每小题2分。共10分）正确的打“√”；错误的打“×”并改正。1．×采用奇检验编码方式时，奇偶检验码P1011011的P值应为0.考试答案及评分标准（A卷）2．√3．×一个不完全确定状态表的各最大相容类之间可能存在相同状态。4．×并行加法器采用超前进位的目的是提高运算速度。5×同步时序逻辑电路中的存储元件应该是带时钟控制的触发器。五、分析题（20分）1、分析以下电路，说明电路功能。（10分）解：)7,4,2,1()7,6,5,3(mYmX2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。以上8分2、分析以下电路，说明电路功能。（10分）解：（1）、01QJ，10QJ，110KK3分（2）、1011QQQn、0110QQQn2分（3）、2分1Q0Q11nQ10nQ0010010010011100（4）、2分该电路是3进制减法计数器1分六、设计题（30分）1.解：（1）、真值表（8分）XABF00000011010101101001101111011110（2）、卡诺图（2分）略、代数式：（2分）AXBABAF或BXBABAF（3）、画电路图：（3分）略2.解：（1）、设S0：输入1，S1：输入0，S2：输入01，S3：输入011，S4：输入0110S4与S0等价，状态图如上。（2）、列状态转移及激励信号、输出真值表（8分）X1Q0Q11nQ10nQD1D0Z0000101000101010010010100110000110000000101101001101111011100000求激励函数、输出函数表达式，每个1分（3分）011010011)(QQXZQXQQDQQXD（3）、画电路图（2分）武汉理工大学考试试题纸（B卷）课程名称数字逻辑专业班级计算机应用班题号一二三四五六七八九十总分题分20151512121214100备注:学生不得在试题纸上答题(含填空题、选择题等客观题)一、单项选择题（每小题2分，共20分）1、二进制数111001.11，它的十进制数是（）。A.56.75B.57.5C.57.75D.58.752、把十进制数－31转换成用补码表示。在补码表示中用一位表示数符，用七位表示真值()。A.01100000B.11100000C.11100010D.111000013、写出十进制数65的格雷码（)。A.1100001B.1000001C.1100010D.011000014、设逻辑函数F(A,B,C)=m0+m2+m3+m5+m6，该函数可以用（）表示。A.M1M4M7B.M1M4M7C.M0M4M7D.M0M4M75、下面是使用反馈置数方法，将74161接成的一个计数器。这个计算器共有（）个状态。A.10B.9C.8D.76、设计一个8进制计数器，需要（）个触发器。A.6B.5C.4D.37、设一个8421BCD是0100，它的汉明码为（)。A.0101011B.0101000C.0101010D.01000108、设N为一个负的二进制小数，如果[N]原＝[N]补，N的真值为()。8、设N为一个负的二进制小数，如果[N]原＝[N]补，N的真值为()。A.0.0B.0.1C.－0.1D.－0.09、设A数为a3a2a1a0,，B数为b2b1b0，如果设计A*B的组合逻辑电路，这个组合逻辑电路有（）个输出端子。A.6B.7C.8D.910、设现态y=1转换到次态yn+1=0时，JK触发器的J与K输入数据为()。A.d1B.1dC.0dD.d0二、填空题（每小题3分，共15分）1、优先权编码器的作用是（）。2、设信息位有四位b4b3b2b1，写出汉明码定位出错数符位置S2、S1、S0的表达式。(S2=，S1=，S0=)。3、组合逻辑电路是（）。4、无关最小项是（）。5、同步时序逻辑电路，“同步”的内涵是（）。三、问答题（每小题3分，共15分）1、如果组合逻辑电路中如果有竞争现象存在，则一定会产生险象吗？2、二进制译码器的功能是什么？3、超前进位加法器的优点是什么？4、同步时序逻辑电路有哪两类？5、闭合复盖表的作用是什么？四、分析组合逻辑电路。说明电路输入B4、B3、B2和B1与输出P的规律。（12分）P五、采用74LS138译码器设计一位全减器。全减器是两个二进制数的同一位数符Ai与Bi相减。Di为本位差。不够减时Gi为向高位的借位。Gi-1为来自低位的借位。（12分）六、分析下面的同步时序逻辑电路，画出状态图。（12分）七、采用两个D触发器设计一个计数器。当x=0时，减1计数；当x=1时，减2计数。（14分）武汉理工大学教务处试题标准答案及评分标准用纸课程名称数字逻辑（B卷）一、单项选择题（每小题2分，共20分）1、二进制数111001.11，它的十进制数是（C）。A.56.75B.57.5C.57.75D.58.752、把十进制数-31转换成用补码表示。在补码表示中用一位表示数符，用七位表示真值(D)。A.01100000B.11100000C.11100010D.111000013、写出十进制数65的格雷码（A)。A.1100001B.1000001C.1100010D.011000014、设逻辑函数F(A,B,C)=m0+m2+m3+m5+m6，该函数可以用（B）表示。A.M1M4M7B.M1M4M7C.M0M4M7D.M0M4M75、下面是使用反馈置数方法，将74161接成的一个计数器。这个计数器共有（B）个状态。A.10B.9C.8D.76、设计一个8进制计数器，需要（）个触发器。A.6B.5C.4D.37、设8421BCD是0100，它的汉明码为（C)。A.0101011B.0101000C.0101010D.01000108、设N为一个负的二进制小数，如果[N]原＝[N]补，N的真值为(C)。A.0.0B.0.1C.－0.1D.－0.09、设A数为a3a2a1a0,，B数为b2b1b0，如果设计A*B的组合逻辑电路，这个组合逻辑电路有（B）个输出端子。A.6B.7C.8D.910、设现态y=1转换到次态yn+1=0时，JK触发器的J与K输入数据为(A)。A.d1B.1dC.0dD.d0二、填空题（每小题3分，共15分）1、优先权编码器的作用是（较高级别的输入能够屏蔽较低级别的输入，输出是较高级别输入的编码）。2、设信息位有四位b4b3b2b1，写出汉明码定位出错数符位置S2、S1、S0的表达式。(S2=P3⊕b4⊕b3⊕b2，S1=P2⊕b4⊕b3⊕b1，S0=P1⊕b4⊕b2⊕b1)。3、组合逻辑电路是（电路在任何时刻的输出仅仅取决于该时刻输入端的取值，与过去输入端的取值无关）。4、无关最小项是（在一个组合逻辑电路中，有的最小项不可能出现在电路的输入端，这些最小项称为这个电路的无关最小项）。5、同步时序逻辑电路，“同步”的内涵是（同步时序逻辑电路在工作时，每个触发器都工作，或者同步时序逻辑电路每个触发器都有时钟输入）。三、问答题（每小题3分，共15分）1、如果组合逻辑电路中如果有竞争现象存在，则一定会产生险象吗？答：不一定。2、二进制译码器的功能是什么？答：输入变量的取值确定以后，仅有一个输出端的值为1（0），其它输出端的值为0（1）。3、超前