EDA选择题

1.一个项目的输入输出端口是定义在A。A.实体中B.结构体中C.任何位置D.进程体2.描述项目具有逻辑功能的是B。A.实体B.结构体C.配置D.进程3.关键字ARCHITECTURE定义的是A。A.结构体B.进程C.实体D.配置4.MAXPLUSII中编译VHDL源程序时要求C。A.文件名和实体可不同名B.文件名和实体名无关C.文件名和实体名要相同D.不确定5.1987标准的VHDL语言对大小写是D。A.敏感的B.只能用小写C.只能用大写D.不敏感6.关于1987标准的VHDL语言中，标识符描述正确的是A。A.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7.关于1987标准的VHDL语言中，标识符描述正确的是B。A.下划线可以连用B.下划线不能连用C.不能使用下划线D.可以使用任何字符8.符合1987VHDL标准的标识符是A。A.A_2B.A+2C.2AD.229.符合1987VHDL标准的标识符是A。A.a_2_3B.a_____2C.2_2_aD.2a10.不符合1987VHDL标准的标识符是C。A.a_1_inB.a_in_2C.2_aD.asd_111.不符合1987VHDL标准的标识符是D。A.a2b2B.a1b1C.ad12D.%5012.VHDL语言中变量定义的位置是D。A.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置13.VHDL语言中信号定义的位置是D。A.实体中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置14.变量是局部量可以写在B。A.实体中B.进程中C.线粒体D.种子体中15.变量和信号的描述正确的是A。A.变量赋值号是:=B.信号赋值号是:=C.变量赋值号是=D.二者没有区别16.变量和信号的描述正确的是B。A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程D.二者没有区别17.关于VHDL数据类型，正确的是D。A.数据类型不同不能进行运算B.数据类型相同才能进行运算C.数据类型相同或相符就可以运算D.运算与数据类型无关18.下面数据中属于实数的是A。A.4.2B.3C.‘1’D.“11011”19.下面数据中属于位矢量的是D。A.4.2B.3C.‘1’D.“11011”20.关于VHDL数据类型，正确的是。A.用户不能定义子类型B.用户可以定义子类型C.用户可以定义任何类型的数据D.前面三个答案都是错误的21.可以不必声明而直接引用的数据类型是C。A.STD_LOGICB.STD_LOGIC_VECTORC.BITD.前面三个答案都是错误的22.STD_LOGIG_1164中定义的高阻是字符D。A.XB.xC.zD.Z23.STD_LOGIG_1164中字符H定义的是A。A.弱信号1B.弱信号0C.没有这个定义D.初始值24.使用STD_LOGIG_1164使用的数据类型时B。A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.必须在结构体中声明25.关于转化函数正确的说法是。A.任何数据类型都可以通过转化函数相互转化B.只有特定类型的数据类型可以转化C.任何数据类型都不能转化D.前面说法都是错误的26.VHDL运算符优先级的说法正确的是C。A.逻辑运算的优先级最高B.关系运算的优先级最高C.逻辑运算的优先级最低D.关系运算的优先级最低27.VHDL运算符优先级的说法正确的是A。A.NOT的优先级最高B.AND和NOT属于同一个优先级C.NOT的优先级最低D.前面的说法都是错误的28.VHDL运算符优先级的说法正确的是D。A.括号不能改变优先级B.不能使用括号C.括号的优先级最低D.括号可以改变优先级29.如果a=1,b=0，则逻辑表达式（aANDb）OR（NOTbANDa）的值是B。A.0B.1C.2D.不确定30.关于关系运算符的说法正确的是。A.不能进行关系运算B.关系运算和数据类型无关C.关系运算数据类型要相同D.前面的说法都错误31.转换函数TO_BITVECTOR(A)的功能是。A.将STDLOGIC_VECTOR转换为BIT_VECTORB.将REAL转换为BIT_VECTORC.将TIME转换为BIT_VECTORD.前面的说法都错误32.VHDL中顺序语句放置位置说法正确的是。A.可以放在进程语句中B.可以放在子程序中C.不能放在任意位置D.前面的说法都正确33.不属于顺序语句的是B。A.IF语句B.LOOP语句C.PROCESS语句D.CASE语句34.正确给变量X赋值的语句是B。A.X=A+B;B.X:=A+b;C.X=A+B;D.前面的都不正确35.EDA的中文含义是A。A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造36.可编程逻辑器件的英文简称是。A.FPGAB.PLAC.PALD.PLD37.现场可编程门阵列的英文简称是。A.FPGAB.PLAC.PALD.PLD38.基于下面技术的PLD器件中允许编程次数最多的是。A.FLASHB.EEROMC.SRAMD.PROM39.在EDA中，ISP的中文含义是。A.网络供应商B.在系统编程C.没有特定意义D.使用编程器烧写PLD芯片40.在EDA中，IP的中文含义是。A.网络供应商B.在系统编程C.没有特定意义D.知识产权核41.EPF10K20TC144-4具有多少个管脚A。A.144个B.84个C.15个D.不确定42.EPF10K20TC144-X器件，如果X的值越小表示。A.器件的工作频率越小B.器件的管脚越少C.器件的延时越小D.器件的功耗越小43.如果a=1,b=1，则逻辑表达式（aXORb）OR（NOTbANDa）的值是A。A.0B.1C.2D.不确定44.执行下列语句后Q的值等于B。……SIGNALE:STD_LOGIC_VECTOR(2TO5);SIGNALQ:STD_LOGIC_VECTOR(9DOWNTO2);……E=(2=’1’,4=’0’,OTHERS=’1’);Q=(2=E(2),4=E(3),5=’1’,7=E(5),OTHERS=E(4));……A．“11011011”B.“00101101”C.“11011001”D.“00101100”45.VHDL文本编辑中编译时出现如下的报错信息Error:VHDLsyntaxerror:signaldeclarationmusthave‘；’，butfoundbegininstead.其错误原因是A。A.信号声明缺少分号。B.错将设计文件存入了根目录，并将其设定成工程。C.设计文件的文件名与实体名不一致。D.程序中缺少关键词。46.VHDL文本编辑中编译时出现如下的报错信息Error:VHDLsyntaxerror:choicevaluelengthmustmatchselectorexpressionvaluelength其错误原因是A。A.表达式宽度不匹配。B.错将设计文件存入了根目录，并将其设定成工程。C.设计文件的文件名与实体名不一致。D.程序中缺少关键词。47.MAX+PLUSII的设计文件不能直接保存在B。A．硬盘B.根目录C.文件夹D.工程目录48.MAXPLUSII是哪个公司的软件A。A.ALTERAB.ATMELC.LATTICED.XILINX49.MAXPLUSII不支持的输入方式是D。A.文本输入B.原理图输入C.波形输入D.矢量输入50.MAXPLUSII中原理图的后缀是B。A.DOCB.GDFC.BMPD.JIF51.在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。D。A.idata=“00001111”;B.idata=b”0000_1111”;C.idata=X”AB”D.idata=B”21”;52.在VHDL语言中，下列对时钟边沿检测描述中，错误的是D。A.ifclk’eventandclk=‘1’thenB.iffalling_edge(clk)thenC.ifclk’eventandclk=‘0’thenD.ifclk’stableandnotclk=‘1’then53.下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的。。A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B.原理图输入设计方法一般是一种自底向上的设计方法；C.原理图输入设计方法无法对电路进行功能描述；D.原理图输入设计方法也可进行层次化设计。54.在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。C。A.idata:=32;B.idata=16#A0#;C.idata=16#7#E1;D.idata:=B#1010#;55.下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程：A。A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试56.在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是。A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B.敏感信号参数表中，应列出进程中使用的所有输入信号；C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D.当前进程中声明的信号也可用于其他进程。57.对于信号和变量的说法，哪一个是不正确的：A。A.信号用于作为进程中局部数据存储单元B.变量的赋值是立即完成的C.信号在整个结构体内的任何地方都能适用D.变量和信号的赋值符号不一样58.VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：。A.IEEE库B.VITAL库C.STD库D.WORK工作库59.下列语句中，不属于并行语句的是：B。A.进程语句B.CASE语句C.元件例化语句D.WHEN…ELSE…语句60.下面哪一条命令是MAX+PLUSII在时序仿真时执行加载节点的命令？C。A.file—setprojecttocurrentfileB.assign—pin/locationchipC.node—enternodefromSNFD.file—createdefaultsymbol61.在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为D。A.仿真器B.综合器C.适配器D.下载器62.VHDL文本编辑中编译时出现如下的报错信息Error:Can’topenVHDL“WORK”其错误原因是B。A.错将设计文件的后缀写成.tdf，而非.vhd。B.错将设计文件存入了根目录，并将其设定成工程。C.设计文件的文件名与实体名不一致。D.程序中缺少关键词。63.在VHDL的CASE语句中，条件句中的“=”不是操作符号，它只相当与B作用。A.IFB.THENC.ANDD.OR64.下面哪一条命令是MAXPLUSII软件中引脚锁定的命令C。A．file—setprojecttocurrentfileB．node—enternodefromSNFC．assign—pin/locationchipD．file—createdefaultsymbol]65.下列关于信号的说法不正确的是C。A.信号相当于器件内部的一个数据暂存节点。B.信号的端口模式不必定义，它的数据既可以流进，也可以流出。C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。D.信号在整个结构体内的任何地方都能适用。66.下面哪一个可以用作VHDL中的合法的实体名D。A.ORB.VARIABLEC.SIGNALD.OUT167.VHDL文本编辑中编译时出现如下的报